<center id="geuoq"></center>
在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現場可編程門陣（FPGA）的迅速發展，可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，包括浮點數與定點數之間的相互轉換，浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術，并在某些方面優化算法，提高了運算器的性能。在此基礎上討論浮點運算器的應用，通過調用自主開發的浮點乘、加模塊設計浮點FIR濾波器，并將其應用于正交中頻采樣，結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器，在FPGA中實現高精度的FFT處理。
標簽： FPGA 浮點運算器
上傳時間： 2013-05-20
上傳用戶：hechao3225
8051系列是至今為止最成功的單片機之一，在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構，包括硬件模塊、指令系統、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊，每個模塊的功能與設計，同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器，文章介紹了IEEE浮點數的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現的功能，然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后，文章介紹了如何將浮點運算器集成到8051上，包括硬件上的數據線接口和控制線接口，以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程，可以清楚地看到，與KeilC51軟件庫的浮點運算相比，加法運算從186個時鐘周期減少到4個時鐘周期，減法運算從200個時鐘周期減少到4個時鐘周期，乘法運算從241個時鐘周期減少到4個時鐘周期，而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期，可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數據論文網’’上搜索過，都沒有發現有類似的設計，帶硬件浮點運算器的8051可謂是一次創新，希望在實際應用中能有用武之地。
標簽： FPGA 8051 硬件 浮點運算器
上傳時間： 2013-04-24
上傳用戶：13081287919
·歐洲G3的語音壓縮標準GSMAMR的C語言浮點算法的標準源程序
標簽： GSMAMR 標準 語音壓縮 C語言
上傳時間： 2013-05-27
上傳用戶：zhouli
將32位的浮點數轉換成十進制，最左邊是高字節
標簽： 16 10 to 浮點數
上傳時間： 2013-05-31
上傳用戶：zdluffy
兩個工具：1、16位CRC計算。2、浮點數與十進制互相轉換，輸入浮點，則轉換成十進制，輸入十進制，則轉換為浮點數，請注意，浮點數最左邊為最低字節。
標簽： CRC 浮點數 十進制
上傳時間： 2013-06-13
上傳用戶：冇尾飛鉈
浮地和接地問題解答合集 信號, 設備, 等電位, 交流電“地”是電子技術中一個很重要的概念。
標簽：
上傳時間： 2013-05-21
上傳用戶：dsgkjgkjg
32位單精度浮點加法器。進行用加法運算，仿真輸出
標簽： 精度 浮點 加法器
上傳用戶：x4587
基于FPGA的高性能32位浮點FFTIP核的開發，適合fpga工程技術人員參考
標簽： FFTIP FPGA 性能 浮點
上傳時間： 2013-08-07
上傳用戶：清風冷雨
研究實現MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設計方案。\\r\\n
標簽： MUSIC FPGA DSP 算法
上傳時間： 2013-08-08
上傳用戶：wsq921779565
用VHDL語言在FPGA上實現浮點運算,大家共享
標簽： VHDL FPGA 語言 浮點運算
上傳時間： 2013-08-19
上傳用戶：epson850
蟲蟲下載站版權所有 京ICP備2021023401號-1
