在很多高精度計(jì)算場(chǎng)合需要采用浮點(diǎn)運(yùn)算。過(guò)去用門(mén)電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算,但其計(jì)算精度有限。隨著現(xiàn)場(chǎng)可編程門(mén)陣(FPGA)的迅速發(fā)展,可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式,完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì),包括浮點(diǎn)數(shù)與定點(diǎn)數(shù)之間的相互轉(zhuǎn)換,浮點(diǎn)加法器、減法器、乘法器以及除法器。在這些浮點(diǎn)運(yùn)算單元電路中采用多級(jí)流水線技術(shù),并在某些方面優(yōu)化算法,提高了運(yùn)算器的性能。在此基礎(chǔ)上討論浮點(diǎn)運(yùn)算器的應(yīng)用,通過(guò)調(diào)用自主開(kāi)發(fā)的浮點(diǎn)乘、加模塊設(shè)計(jì)浮點(diǎn)FIR濾波器,并將其應(yīng)用于正交中頻采樣,結(jié)果表明浮點(diǎn)運(yùn)算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應(yīng)用浮點(diǎn)運(yùn)算模塊設(shè)計(jì)浮點(diǎn)FFT處理器,在FPGA中實(shí)現(xiàn)高精度的FFT處理。
標(biāo)簽: FPGA 浮點(diǎn)運(yùn)算器
上傳時(shí)間: 2013-05-20
上傳用戶:hechao3225
8051系列是至今為止最成功的單片機(jī)之一,在FPGA平臺(tái)上研究帶硬件浮點(diǎn)運(yùn)算器的8051是對(duì)其在SoC及專用化的方向上的一次邁進(jìn)。文章首先介紹了8051的基本架構(gòu),包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計(jì)8051時(shí)如何劃分模塊,每個(gè)模塊的功能與設(shè)計(jì),同時(shí)也介紹了如何設(shè)計(jì)流水線來(lái)加速8051的處理速度。對(duì)于浮點(diǎn)運(yùn)算器,文章介紹了IEEE浮點(diǎn)數(shù)的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點(diǎn)運(yùn)算器設(shè)計(jì)的時(shí)候首先是給出了模塊的劃分及其實(shí)現(xiàn)的功能,然后以生動(dòng)的實(shí)例介紹了加減乘除四種浮點(diǎn)運(yùn)算的算法。在介紹完8051與浮點(diǎn)運(yùn)算器設(shè)計(jì)以后,文章介紹了如何將浮點(diǎn)運(yùn)算器集成到8051上,包括硬件上的數(shù)據(jù)線接口和控制線接口,以及軟件中如何運(yùn)用硬件浮點(diǎn)運(yùn)算器。最后文章給出了此設(shè)計(jì)在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗(yàn)證過(guò)程,可以清楚地看到,與KeilC51軟件庫(kù)的浮點(diǎn)運(yùn)算相比,加法運(yùn)算從186個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,減法運(yùn)算從200個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,乘法運(yùn)算從241個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,而除法則由原來(lái)的¨lO個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,可見(jiàn)硬件浮點(diǎn)運(yùn)算器使8051在運(yùn)算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過(guò),都沒(méi)有發(fā)現(xiàn)有類似的設(shè)計(jì),帶硬件浮點(diǎn)運(yùn)算器的8051可謂是一次創(chuàng)新,希望在實(shí)際應(yīng)用中能有用武之地。
標(biāo)簽: FPGA 8051 硬件 浮點(diǎn)運(yùn)算器
上傳時(shí)間: 2013-04-24
上傳用戶:13081287919
·歐洲G3的語(yǔ)音壓縮標(biāo)準(zhǔn)GSMAMR的C語(yǔ)言浮點(diǎn)算法的標(biāo)準(zhǔn)源程序
標(biāo)簽: GSMAMR 標(biāo)準(zhǔn) 語(yǔ)音壓縮 C語(yǔ)言
上傳時(shí)間: 2013-05-27
上傳用戶:zhouli
將32位的浮點(diǎn)數(shù)轉(zhuǎn)換成十進(jìn)制,最左邊是高字節(jié)
標(biāo)簽: 16 10 to 浮點(diǎn)數(shù)
上傳時(shí)間: 2013-05-31
上傳用戶:zdluffy
兩個(gè)工具:1、16位CRC計(jì)算。2、浮點(diǎn)數(shù)與十進(jìn)制互相轉(zhuǎn)換,輸入浮點(diǎn),則轉(zhuǎn)換成十進(jìn)制,輸入十進(jìn)制,則轉(zhuǎn)換為浮點(diǎn)數(shù),請(qǐng)注意,浮點(diǎn)數(shù)最左邊為最低字節(jié)。
標(biāo)簽: CRC 浮點(diǎn)數(shù) 十進(jìn)制
上傳時(shí)間: 2013-06-13
上傳用戶:冇尾飛鉈
浮地和接地問(wèn)題解答合集 信號(hào), 設(shè)備, 等電位, 交流電“地”是電子技術(shù)中一個(gè)很重要的概念。
標(biāo)簽:
上傳時(shí)間: 2013-05-21
上傳用戶:dsgkjgkjg
32位單精度浮點(diǎn)加法器。進(jìn)行用加法運(yùn)算,仿真輸出
上傳時(shí)間: 2013-04-24
上傳用戶:x4587
基于FPGA的高性能32位浮點(diǎn)FFTIP核的開(kāi)發(fā),適合fpga工程技術(shù)人員參考
標(biāo)簽: FFTIP FPGA 性能 浮點(diǎn)
上傳時(shí)間: 2013-08-07
上傳用戶:清風(fēng)冷雨
研究實(shí)現(xiàn)MUSIC算法的DSP+FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n
上傳時(shí)間: 2013-08-08
上傳用戶:wsq921779565
用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享
標(biāo)簽: VHDL FPGA 語(yǔ)言 浮點(diǎn)運(yùn)算
上傳時(shí)間: 2013-08-19
上傳用戶:epson850
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1