包含定點和浮點運算的子程序庫，有詳細的說明文檔，能夠完成各種形式的定點浮點運算
標(biāo)簽： 定點 浮點運算 程序庫
上傳時間： 2017-05-19
上傳用戶：dragonhaixm
MTD定點浮點仿真，可直接用于fpga算法的仿真程序，產(chǎn)生了掃頻信號，仿真直接輸出系統(tǒng)頻率響應(yīng)函數(shù)，為系統(tǒng)測試帶來好處
標(biāo)簽： MTD 定點 仿真 浮點
上傳時間： 2013-12-20
上傳用戶：bcjtao
使用一排列對象接受類型int、浮點和串的實體類型3 attibutes 展示對constructor的用途。
標(biāo)簽： constructor attibutes int 對象
上傳時間： 2014-03-07
上傳用戶：yimoney
我們的注意焦點要轉(zhuǎn)到搜尋樹（search tree）了，要深度討論兩種標(biāo)準(zhǔn)的樹結(jié)構(gòu)（tree structure），就是本章所要說明的二元搜尋樹（binary search tree）以及下一章所要討論的 AVL 平衡樹（AVL tree）。這兩種樹其資料都依序排列的，它們之間的差別只在於 AVL 是一種平衡樹，而二元搜尋樹卻不是。
標(biāo)簽： search tree
上傳時間： 2013-12-27
上傳用戶：561596
32位元浮點數(shù)加法器,用于以VHDL編寫的32位元CPU
標(biāo)簽： VHDL CPU 浮點數(shù) 加法器
上傳時間： 2014-12-19
上傳用戶：壞天使kk
32位元浮點CPU,用VHDL語言以類似組合語言的方式寫成
標(biāo)簽： VHDL CPU 語言 浮點
上傳時間： 2017-06-05
上傳用戶：lizhen9880
16位元浮點數(shù)CPU,可作運算,以VHDL編寫
標(biāo)簽： VHDL CPU 浮點數(shù) 運算
上傳用戶：ryb
利用verilog hdl編寫的浮點加法器運算單元，單精度。
標(biāo)簽： verilog hdl 編寫 浮點
上傳時間： 2013-11-29
上傳用戶：王慶才
基于FPGA的高性能32位浮點FFTIP核的開發(fā)，適合fpga工程技術(shù)人員參考
標(biāo)簽： FFTIP FPGA 性能 浮點
上傳時間： 2014-12-05
上傳用戶：semi1981
97浮點小波反變換，反變換時坐標(biāo)的對準(zhǔn)是關(guān)鍵
標(biāo)簽： 浮點 變換
上傳時間： 2017-06-23
上傳用戶：lanwei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
