相 關(guān) 資 源

• 32位元浮點(diǎn)數(shù)加法器,用于以VHDL編寫的32位元CPU免費(fèi)下載

  資源簡(jiǎn)介：32位元浮點(diǎn)數(shù)加法器,用于以VHDL編寫的32位元CPU

  標(biāo)簽： VHDL CPU 浮點(diǎn)數(shù) 加法器

  上傳時(shí)間： 2014-12-19

  上傳用戶：壞天使kk

• 一個(gè)32位元的浮點(diǎn)數(shù)加法器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)32位元的浮點(diǎn)數(shù)加法器，可將兩IEEE 754格式內(nèi)的值進(jìn)行相加

  標(biāo)簽： 浮點(diǎn)數(shù) 加法器

  上傳時(shí)間： 2013-12-23

  上傳用戶：四只眼

• 32位單精度浮點(diǎn)加法器免費(fèi)下載

  資源簡(jiǎn)介：32位單精度浮點(diǎn)加法器。進(jìn)行用加法運(yùn)算，仿真輸出

  標(biāo)簽： 精度 浮點(diǎn) 加法器

  上傳時(shí)間： 2013-04-24

  上傳用戶：x4587

• 這是用VHDL編寫的四位加法器免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL編寫的四位加法器，請(qǐng)多指教

  標(biāo)簽： VHDL 編寫 加法器

  上傳時(shí)間： 2013-12-12

  上傳用戶：yepeng139

• 加法器（使用verilog編寫的）,雖然簡(jiǎn)單免費(fèi)下載

  資源簡(jiǎn)介：加法器（使用verilog編寫的）,雖然簡(jiǎn)單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時(shí)間： 2013-12-10

  上傳用戶：410805624

• 用VHDL編寫的8位全加器,數(shù)字分頻器等程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫的8位全加器,數(shù)字分頻器等程序

  標(biāo)簽： VHDL 8位 編寫 全加器

  上傳時(shí)間： 2013-12-16

  上傳用戶：ztj182002

• VHDL編寫的八位9值信號(hào)的中值輸出方法免費(fèi)下載

  資源簡(jiǎn)介：VHDL編寫的八位9值信號(hào)的中值輸出方法，特點(diǎn)是不采用流水或狀態(tài)機(jī)設(shè)計(jì)，因此速度較快

  標(biāo)簽： VHDL 編寫 信號(hào) 輸出

  上傳時(shí)間： 2014-01-23

  上傳用戶：hzy5825468

• VHDL編寫的四位加法計(jì)數(shù)器免費(fèi)下載

  資源簡(jiǎn)介：VHDL編寫的四位加法計(jì)數(shù)器，可以通過QuartusII環(huán)境驗(yàn)證

  標(biāo)簽： VHDL 編寫 加法 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-03

  上傳用戶：ayfeixiao

• 基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...

  標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計(jì)

  上傳時(shí)間： 2013-10-13

  上傳用戶：yl1140vista

• 基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...

  標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計(jì)

  上傳時(shí)間： 2013-10-09

  上傳用戶：xjy441694216

• 一個(gè)32位元的浮點(diǎn)數(shù)乘法器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)32位元的浮點(diǎn)數(shù)乘法器，可將兩IEEE 754格式的值進(jìn)行相乘

  標(biāo)簽： 浮點(diǎn)數(shù) 乘法器

  上傳時(shí)間： 2013-12-26

  上傳用戶：yuanyuan123

• verilog編寫的32位浮點(diǎn)加法器免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的32位浮點(diǎn)加法器

  標(biāo)簽： verilog 編寫 浮點(diǎn) 加法器

  上傳時(shí)間： 2015-03-09

  上傳用戶：372825274

• 基于VHDL語言的32位單精度的浮點(diǎn)加法器免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語言的32位單精度的浮點(diǎn)加法器

  標(biāo)簽： VHDL 語言 精度 浮點(diǎn)

  上傳時(shí)間： 2017-09-09

  上傳用戶：manking0408

• 32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf免費(fèi)下載

  資源簡(jiǎn)介：32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf

  標(biāo)簽： 性能 乘法器 浮點(diǎn)

  上傳時(shí)間： 2016-12-08

  上傳用戶：hjshhyy

• 16位元浮點(diǎn)數(shù)CPU,可作運(yùn)算,以VHDL編寫免費(fèi)下載

  資源簡(jiǎn)介：16位元浮點(diǎn)數(shù)CPU,可作運(yùn)算,以VHDL編寫

  標(biāo)簽： VHDL CPU 浮點(diǎn)數(shù) 運(yùn)算

  上傳時(shí)間： 2017-06-05

  上傳用戶：ryb

• 介紹關(guān)于FPGA的浮點(diǎn)加法器運(yùn)算單元設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹關(guān)于FPGA的浮點(diǎn)加法器運(yùn)算單元設(shè)計(jì)

  標(biāo)簽： FPGA 浮點(diǎn) 加法器 單元設(shè)計(jì)

  上傳時(shí)間： 2014-01-24

  上傳用戶：kbnswdifs

• FPU加法器的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器，它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ)，其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)方法，通過VHDL語言在QuartusII中進(jìn)行設(shè)計(jì)和驗(yàn)證，此加法器通過狀態(tài)機(jī)控制運(yùn)算，有...

  標(biāo)簽： FPU 加法器

  上傳時(shí)間： 2014-01-19

  上傳用戶：xauthu

• 用java實(shí)現(xiàn)浮點(diǎn)數(shù)加減乘除四則混合運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：用java實(shí)現(xiàn)浮點(diǎn)數(shù)加減乘除四則混合運(yùn)算，矩陣加法，減法，與數(shù)乘，與數(shù)除，兩個(gè)矩陣相乘，轉(zhuǎn)置，逆陣，產(chǎn)生單位陣，操作數(shù)與變量的轉(zhuǎn)換，操作數(shù)取反，棧的一些基本操作。

  標(biāo)簽： java 浮點(diǎn)數(shù) 減 運(yùn)算

  上傳時(shí)間： 2013-12-12

  上傳用戶：wendy15

• 浮點(diǎn)加法器的VHDL算法設(shè)計(jì) 浮點(diǎn)加法器的VHDL算法設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：浮點(diǎn)加法器的VHDL算法設(shè)計(jì) 浮點(diǎn)加法器的VHDL算法設(shè)計(jì)

  標(biāo)簽： VHDL 浮點(diǎn) 加法器 算法設(shè)計(jì)

  上傳時(shí)間： 2014-01-13

  上傳用戶：z754970244

• 實(shí)現(xiàn)浮點(diǎn)數(shù)加免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)浮點(diǎn)數(shù)加，減，乘，除，求余，自加，自減等基本算術(shù)運(yùn)算

  標(biāo)簽： 浮點(diǎn)數(shù)

  上傳時(shí)間： 2016-02-14

  上傳用戶：lijinchuan

• Quartus2實(shí)現(xiàn)的四位進(jìn)制并行加法器 用VHDL語言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：Quartus2實(shí)現(xiàn)的四位進(jìn)制并行加法器 用VHDL語言實(shí)現(xiàn)

  標(biāo)簽： Quartus2 VHDL 進(jìn)制 并行

  上傳時(shí)間： 2016-05-30

  上傳用戶：yzhl1988

• 用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器

  標(biāo)簽： VHDL BCD 加法器

  上傳時(shí)間： 2016-07-12

  上傳用戶：英雄

• 利用verilog hdl編寫的浮點(diǎn)加法器運(yùn)算單元免費(fèi)下載

  資源簡(jiǎn)介：利用verilog hdl編寫的浮點(diǎn)加法器運(yùn)算單元，單精度。

  標(biāo)簽： verilog hdl 編寫 浮點(diǎn)

  上傳時(shí)間： 2013-11-29

  上傳用戶：王慶才

• 這是用VHDL實(shí)現(xiàn)的8位加法器免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL實(shí)現(xiàn)的8位加法器，對(duì)新手有點(diǎn)幫助。

  標(biāo)簽： VHDL 8位 加法器

  上傳時(shí)間： 2014-01-05

  上傳用戶：1079836864

• 浮點(diǎn)數(shù)加減乘除免費(fèi)下載

  資源簡(jiǎn)介：浮點(diǎn)數(shù)加減乘除，運(yùn)算源代碼,定義浮點(diǎn)數(shù)的加、減、乘、除和四舍五入等運(yùn)算方法

  標(biāo)簽： 浮點(diǎn)數(shù) 減

  上傳時(shí)間： 2017-09-14

  上傳用戶：ouyangtongze

• 用verilog編寫的32位alu部件免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的32位alu部件，用于CPU制作

  標(biāo)簽： verilog alu 編寫 部件

  上傳時(shí)間： 2013-11-30

  上傳用戶：aappkkee

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡(jiǎn)介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2013-09-04

  上傳用戶：a471778

• X86匯編寫的32位圖形操作系統(tǒng)--MenuetOS 很有幫助的哦免費(fèi)下載

  資源簡(jiǎn)介：X86匯編寫的32位圖形操作系統(tǒng)--MenuetOS 很有幫助的哦，　

  標(biāo)簽： MenuetOS X86 匯編 位圖

  上傳時(shí)間： 2013-12-22

  上傳用戶：123456wh

• 在ADI的TS系列DSP上編寫的32位定點(diǎn)FIR濾波器的程序免費(fèi)下載

  資源簡(jiǎn)介：在ADI的TS系列DSP上編寫的32位定點(diǎn)FIR濾波器的程序

  標(biāo)簽： ADI DSP FIR 編寫

  上傳時(shí)間： 2014-01-17

  上傳用戶：refent

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡(jiǎn)介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2014-08-31

  上傳用戶：yan2267246