亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

海信電視

  • 基于手機短信摩托車報警器的研究。非原創,覺得不錯

    GSM短信報警

    標簽: 手機短信 摩托 報警

    上傳時間: 2013-11-24

    上傳用戶:langliuer

  • PLC發短信模塊 組態王發短信例程

    DTP_S09C通過力控6.1發送短信。

    標簽: PLC 發短信模塊 組態王 短信

    上傳時間: 2013-10-21

    上傳用戶:1047385479

  • 信捷PLC CPU處理器

    信捷PLC CPU 處理器

    標簽: PLC CPU 信捷 處理器

    上傳時間: 2014-01-23

    上傳用戶:wbwyl

  • TC35I西門子短信模塊開發板M3電路圖

    TC35I西門子短信模塊開發板M3

    標簽: 35I TC 35 西門子

    上傳時間: 2013-10-10

    上傳用戶:eastgan

  • GSM短信貓說明

    usb短信貓

    標簽: GSM 短信

    上傳時間: 2013-11-07

    上傳用戶:旭521

  • 低信噪比環境下WCDMA小區搜索的FPGA實現

    針對區域內多個小區普查的需求,對復雜環境下低信噪比WCDMA小區搜索進行了針對性改進,采用差分相干累積以及RS軟譯碼算法提高了低信噪比條件下WCDMA小區搜索性能并利用FPGA進行了工程實現,仿真計算和安捷倫E5515C的測試結果表明改進是有效的。

    標簽: WCDMA FPGA 低信噪比 環境

    上傳時間: 2013-11-18

    上傳用戶:wxqman

  • 一種彩信報警系統方案

    設計一種基于GPRS 和51 單片機的彩信報警系統。利用單片機技術、帶彩信協議GPRS 無線通信模塊、圖像捕獲和圖像壓縮編碼功能模塊,實現原理圖設計到電路板設計開發。

    標簽: 彩信報警 系統方案

    上傳時間: 2013-11-10

    上傳用戶:china97wan

  • 中興通訊硬件巨作:信號完整性基礎知識

    中興通訊硬件一部巨作-信號完整性 近年來,通訊技術、計算機技術的發展越來越快,高速數字電路在設計中的運用越來 越多,數字接入設備的交換能力已從百兆、千兆發展到幾十千兆。高速數字電路設計對信 號完整性技術的需求越來越迫切。 在中、 大規模電子系統的設計中, 系統地綜合運用信號完整性技術可以帶來很多好處, 如縮短研發周期、降低產品成本、降低研發成本、提高產品性能、提高產品可靠性。 數字電路在具有邏輯電路功能的同時,也具有豐富的模擬特性,電路設計工程師需要 通過精確測定、或估算各種噪聲的幅度及其時域變化,將電路抗干擾能力精確分配給各種 噪聲,經過精心設計和權衡,控制總噪聲不超過電路的抗干擾能力,保證產品性能的可靠 實現。 為了滿足中興上研一所的科研需要, 我們在去年和今年關于信號完整性技術合作的基 礎上,克服時間緊、任務重的困難,編寫了這份硬件設計培訓系列教材的“信號完整性” 部分。由于我們的經驗和知識所限,這部分教材肯定有不完善之處,歡迎廣大讀者和專家 批評指正。 本教材的對象是所內硬件設計工程師, 針對我所的實際情況, 選編了第一章——導論、 第二章——數字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統設計, 相信會給大家帶來益處。同時,也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中,得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導和幫助,尤其在審稿時提出了很多建設性的意見,在此一并致謝!

    標簽: 中興通訊 硬件 信號完整性 基礎知識

    上傳時間: 2013-11-03

    上傳用戶:奇奇奔奔

  • 在FPGA中基于信元的FIFO設計方法實戰方法

      設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對性變差,某些情況下會變得不方便或者將增加硬件成本。此時,需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。

    標簽: FPGA FIFO 信元 設計方法

    上傳時間: 2013-11-05

    上傳用戶:ch3ch2oh

  • pcb layout design(臺灣硬件工程師15年經驗

    PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

    標簽: layout design pcb 硬件工程師

    上傳時間: 2013-11-17

    上傳用戶:cjf0304

主站蜘蛛池模板: 临城县| 潍坊市| 梅河口市| 枝江市| 浑源县| 鄂伦春自治旗| 云南省| 麟游县| 牡丹江市| 论坛| 林周县| 高雄市| 大关县| 刚察县| 吐鲁番市| 逊克县| 麟游县| 肇东市| 汝南县| 高碑店市| 崇阳县| 扶沟县| 贵阳市| 阳原县| 普格县| 佛坪县| 鄂尔多斯市| 岫岩| 新晃| 南宁市| 湖口县| 阳春市| 井冈山市| 海宁市| 丹凤县| 饶阳县| 遂平县| 洱源县| 武鸣县| 龙南县| 新密市|