描述了基于FPGA的FIR濾波器設計。根據FIR的原理及嚴格線性相位濾波器具有偶對稱的性質給出了FIR濾波器的4種結構，即直接乘加結構、乘法器復用結構、乘累加結構、DA算法。在本文中給出上述幾種算法的結構框圖，并通過FPGA編程實現上述幾種算法，并給出所用的資源來比較各種算法的優劣。
上傳時間： 2013-10-30
上傳用戶：1101055045
針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上傳時間： 2013-11-19
上傳用戶：neu_liyan
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發現現在越來越多的工程師不關心自己的電路實現形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發周期導致開發成本急劇上升 目前我們的設計規模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現在的競爭越來越激勵從節約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數字電路基本知識如加法器計數器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2015-01-02
上傳用戶：refent
特點 顯示范圍-19999至99999位數 最高輸入頻率 10KHz 計數速度 50,5000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預設刻度功能 2組警報功能 15 BIT 類比輸出功能 數位RS-485介面
上傳時間： 2013-10-15
上傳用戶：1039312764
提出一種用于產生窄帶脈沖信號的波形發生器設計方案。波形發生器的設計基于幅度調制的思想，電路由函數發生器MAX038、乘法器AD834、模擬開關DG401等元件構成，實現漢寧窗調制單一頻率信號的功能。
上傳時間： 2013-10-31
上傳用戶：fang2010
本書用大量的篇幅講述了與計算機原理相關的條種編碼方法，并通過數字邏輯電路(包括邏輯與開關，邏輯門電路與觸發器，二進制加法器等)以及存儲器、微處理器的形式、組織及發展闡述了編碼的實現。此外，本書還涉及到計算機系統、操作系統、編程語言等的產生及發展，甚至對計算機圖形化的相關技術也給了一個全面的描述。閱讀本書，相信您會從它圖文并茂的編排組織，通俗風趣的語言文字、簡練豐富的背景知識中體會到作者超凡的智慧和深邃的學問。本書定會帶你去暢游計算機內部世界并和你共同去探索編碼的奧秘。本書適合各種技術背景的人閱讀，并可作為高等院校計算機或非計算機專業的教材使用
上傳時間： 2014-01-16
上傳用戶：1109003457
內附多路選擇器，74系列芯片VHDL源碼，加法器，FIR，比較器等大量例子，對初學VHDL語言很有好處。可用maxplus，quartus，synplicity等綜合軟件進行調試
上傳時間： 2013-12-26
上傳用戶：ma1301115706
AVR單片機的優化RC6 加密算法（速度快，其優化思想絕對值得學習） 在有128bytes RAM 的AVR單片機上執行 rc6 16/10/8(16 bit/10 rounds/8 bytes keys) * 對多數代碼進行了 C 語言優化，對數據相關循環移位，模乘等用ASM優化 * 在4MHz無乘法器的AVR上得到平均 1172 Bytes/s的加解密速度。 * 編譯器: AVR-G
上傳時間： 2013-12-18
上傳用戶：阿四AIR
內有波形發生器，加法器，經典雙進程狀態機，偽隨機熟產生器，相應加法器的測試向量，16×8bit RAM,FIFO,通用RAM等源程序
標簽： 波形發生器
上傳時間： 2015-04-15
上傳用戶：hongmo
該程序實現的N位全減器，首先實現一位的減法器，之后實現N位全減器。
上傳時間： 2015-04-18
上傳用戶：moerwang
