欧美一区二区,日韩一卡二卡三卡国产欧美,亚洲国产日产av

測試套件

ICT知識簡介

全面介紹ICT測試技術

標簽： ICT

上傳時間： 2013-11-18

上傳用戶：lchjng
NI Multisim 12 & NI Ultiboard 12

NI Multisim 電子電路設計和仿真軟件 NI Ultiboard PCB板設計軟件組成電子電路設計的套件

標簽： Ultiboard Multisim NI 12

上傳時間： 2013-10-12

上傳用戶：ruixue198909
[電路設計套件]NI.Circuit.Design.Suite.11.0_Multisim11.0.漢化.破解

Multisim11.0

標簽： Multisim Circuit Design Suite

上傳時間： 2013-10-28

上傳用戶：不懂夜的黑
ICT知識簡介

全面介紹ICT測試技術

標簽： ICT

上傳時間： 2013-11-07

上傳用戶：xfbs821
Xilinx UltraScale：為您未來架構而打造的新一代架構

　　Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。　　UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。　　UltraScale架構的突破包括：　　• 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% 　　• 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量　　• 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸　　• 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代　　• 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬　　• 顯著增強DSP與包處理性能　　賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。

標簽： UltraScale Xilinx 架構

上傳時間： 2013-12-23

上傳用戶：小儒尼尼奧
Nexys3板卡培訓資料

　　本資料是關于Nexys3板卡的培訓資料。Nexys 開發板是基于最新技術Spartan-6 FPGA的數字系統開發平臺。它擁有48M字節的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數字系統。板上自帶AdeptTM高速USB2接口可以為開發板提供電源，也可以燒錄程序到FPGA，用戶數據的傳輸速率可以達到38M字節/秒。　　Nexys3開發板可以通過添加一些低成本的外設Pmods （可以多達30幾個）和Vmods （最新型外設）來實現額外的功能，例如A/D和D/A轉換器，線路板，電機驅動裝置，和實現裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設計套件），以及其他工具。圖 Nexys3板卡介紹

標簽： Nexys3 板卡培訓資料

上傳時間： 2013-10-24

上傳用戶：caiqinlin
Allegro印制電路板設計610

Cadence Allegro印制電路板設計610，作為Allegro系統互連設計平臺的一個600系列產品，是一個完整的、高性能印制電路板設計套件。通過頂尖的技術，它為創建和編輯復雜、多層、高速、高密度的印制電路板設計提供了一個交互式、約束驅動的設計環境。它允許用戶在設計過程的任意階段定義、管理和驗證關鍵的高速信號，并能抓住今天最具挑戰性的設計問題。Allegro印制電路板設計610提高了設計效率和縮短設計周期,讓你的產品盡快進入量產。

標簽： Allegro 610 印制電路板設計

上傳時間： 2013-11-23

上傳用戶：hj_18
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-11-17

上傳用戶：cjf0304
pcb layout規則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-10-29

上傳用戶：1234xhb
Ebase實時數據庫手冊

Ebase實時數據庫系統（Ebase Real-time Database Management System，簡稱EBase實時數據庫）是上海谷益科技有限公司推出的具有自主知識產權的實時數據庫管理系統及套件產品。實時數據庫系統理論在新領域的擴展，在電力、鋼鐵、化工、造紙領域有著廣闊的應用前景，可以為企業提供高速、實時數據服務，能夠對快速變化的數據進行長期保存，是工廠控制層與生產管理系統之間連接橋梁，同時也是先進控制，在線優化、故障診斷的數據平臺

標簽： Ebase 實時數據庫

上傳時間： 2013-10-08

上傳用戶：muhongqing

<pre id="cisy2"></pre>