單片機溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計了一個基于89C2051 單片機的溫度采集器
上傳時間： 2013-07-04
上傳用戶：xyipie
本文介紹了AT89S51單片機和DS12887時鐘芯片構(gòu)成的新型打鈴器的研制過程，詳細介紹了單片機的硬件電路設(shè)計和軟件編程方法，具有很高的科研和商業(yè)價值
上傳時間： 2013-06-17
上傳用戶：xzt
可編程控制器PLC以抗擾性強、可靠性高和編程靈活等特點在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計，介紹一種基于MCS．51單片機的PLC仿真器，并給出了硬、軟件設(shè)計與實現(xiàn)方法。編程設(shè)計主要包括監(jiān)控主
上傳時間： 2013-07-07
上傳用戶：yzhl1988
EDA卷積碼編解碼器實現(xiàn)技術(shù)針對某擴頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標簽： EDA 卷積碼 編解碼器 實現(xiàn)技術(shù)
上傳時間： 2013-07-18
上傳用戶：ynwbosss
MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時間： 2013-07-26
上傳用戶：liaofamous
利用單片機及溫度傳感器測量溫度，并將測量溫度值和設(shè)定溫度值（50度）比較，根據(jù)比較結(jié)果控制斷續(xù)加熱器（用發(fā)光二極管模擬）的通斷占空比，一個工作周期3S左右。
上傳時間： 2013-06-21
上傳用戶：xiaoyunyun
本文分析了目前軟PLC 編輯器中功能塊編程的不足，提出了使用面向?qū)ο蟮母拍顏碓O(shè)計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型，詳細討論了PLC 梯形圖中圖元的設(shè)計方法，并基于此方
上傳時間： 2013-06-21
上傳用戶：allen-zhao123
光伏并網(wǎng)逆變器是將太陽能電池所輸出的直流電轉(zhuǎn)換成符合公共電網(wǎng)要求的交流電并送入電網(wǎng)的設(shè)備。按照不同的標準光伏并網(wǎng)逆變器的拓撲結(jié)構(gòu)分為很多種，本文介紹了一種工頻隔離型光伏并網(wǎng)逆變器
標簽： 太陽能電池 光伏并網(wǎng) 逆變器
上傳時間： 2013-08-02
上傳用戶：baiom
可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性，能夠方便地實現(xiàn)系統(tǒng)的集成與功能擴展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設(shè)計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復(fù)雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計了一個并行乘法器。在實現(xiàn)該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數(shù)。同時，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對部分積并行相加。 本文以32點復(fù)數(shù)FFT為例進行設(shè)計與邏輯綜合。通過設(shè)計相應(yīng)的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對設(shè)計結(jié)果提出了進一步的改進方案，在乘法器內(nèi)加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平，對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計有著很大的意義。
上傳時間： 2013-06-29
上傳用戶：gokk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
