RS-232-C 是PC 機(jī)常用的串行接口,由于信號(hào)電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL 電路連接。本產(chǎn)品(轉(zhuǎn)接器),可以實(shí)現(xiàn)任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無(wú)源電平轉(zhuǎn)接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點(diǎn)？傳輸電纜長(zhǎng)度如何考慮？答： 計(jì)算機(jī)與計(jì)算機(jī)或計(jì)算機(jī)與終端之間的數(shù)據(jù)傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線(xiàn)路少、成本低，特別是在遠(yuǎn)程傳輸時(shí)，避免了多條線(xiàn)路特性的不一致而被廣泛采用。 在串行通訊時(shí)，要求通訊雙方都采用一個(gè)標(biāo)準(zhǔn)接口，使不同 的設(shè)備可以方便地連接起來(lái)進(jìn)行通訊。 RS-232-C接口（又稱(chēng) EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國(guó)電子工業(yè)協(xié)會(huì)（EIA）聯(lián)合貝爾系統(tǒng)、 調(diào)制解調(diào)器廠(chǎng)家及計(jì)算機(jī)終端生產(chǎn)廠(chǎng)家共同制定的用于串行通訊的標(biāo)準(zhǔn)。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”該標(biāo)準(zhǔn)規(guī)定采用一個(gè)25 個(gè)腳的 DB25 連接器，對(duì)連接器的每個(gè)引腳的信號(hào)內(nèi)容加以規(guī)定，還對(duì)各種信號(hào)的電平加以規(guī)定。(1) 接口的信號(hào)內(nèi)容實(shí)際上RS-232-C 的25 條引線(xiàn)中有許多是很少使用的，在計(jì)算機(jī)與終端通訊中一般只使用3-9 條引線(xiàn)。(2) 接口的電氣特性 在RS-232-C 中任何一條信號(hào)線(xiàn)的電壓均為負(fù)邏輯關(guān)系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識(shí)別低至+3V 的信號(hào)作為邏輯“0”，高到-3V的信號(hào) 作為邏輯“1”(3) 接口的物理結(jié)構(gòu) RS-232-C 接口連接器一般使用型號(hào)為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設(shè)備與PC 機(jī)連接的RS-232-C 接口,因?yàn)椴皇褂脤?duì)方的傳送控制信號(hào),只需三條接口線(xiàn),即“發(fā)送數(shù)據(jù)”、“接收數(shù)據(jù)”和“信號(hào)地”。所以采用DB-9 的9 芯插頭座，傳輸線(xiàn)采用屏蔽雙絞線(xiàn)。(4) 傳輸電纜長(zhǎng)度由RS-232C 標(biāo)準(zhǔn)規(guī)定在碼元畸變小于4%的情況下，傳輸電纜長(zhǎng)度應(yīng)為50 英尺，其實(shí)這個(gè)4%的碼元畸變是很保守的，在實(shí)際應(yīng)用中，約有99%的用戶(hù)是按碼元畸變10-20%的范圍工作的，所以實(shí)際使用中最大距離會(huì)遠(yuǎn)超過(guò)50 英尺，美國(guó)DEC 公司曾規(guī)定允許碼元畸變?yōu)?0%而得出附表2 的實(shí)驗(yàn)結(jié)果。其中1 號(hào)電纜為屏蔽電纜，型號(hào)為DECP.NO.9107723 內(nèi)有三對(duì)雙絞線(xiàn)，每對(duì)由22# AWG 組成，其外覆以屏蔽網(wǎng)。2 號(hào)電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點(diǎn)？答： 由于RS-232-C 接口標(biāo)準(zhǔn)出現(xiàn)較早，難免有不足之處，主要有以下四點(diǎn)：（1） 接口的信號(hào)電平值較高，易損壞接口電路的芯片，又因?yàn)榕cTTL 電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時(shí)，波特率為20Kbps。（3） 接口使用一根信號(hào)線(xiàn)和一根信號(hào)返回線(xiàn)而構(gòu)成共地的傳輸形式， 這種共地傳輸容易產(chǎn)生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標(biāo)準(zhǔn)值為50 英尺，實(shí)際上也只能 用在50 米左右。針對(duì)RS-232-C 的不足，于是就不斷出現(xiàn)了一些新的接口標(biāo)準(zhǔn)，RS-485 就是其中之一，它具有以下特點(diǎn)：1. RS-485 的電氣特性：邏輯“1”以?xún)删€(xiàn)間的電壓差為+（2—6） V 表示；邏輯“0”以?xún)删€(xiàn)間的電壓差為-（2—6）V 表示。接口信號(hào)電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數(shù)據(jù)最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅(qū)動(dòng)器和差分接收器的組合，抗共模干能力增強(qiáng)，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標(biāo)準(zhǔn)值為4000 英尺，實(shí)際上可達(dá) 3000 米，另外RS-232-C接口在總線(xiàn)上只允許連接1 個(gè)收發(fā)器， 即單站能力。而RS-485 接口在總線(xiàn)上是允許連接多達(dá)128 個(gè)收發(fā)器。即具有多站能力,這樣用戶(hù)可以利用單一的RS-485 接口方便地建立起設(shè)備網(wǎng)絡(luò)。因RS-485 接口具有良好的抗噪聲干擾性，長(zhǎng)的傳輸距離和多站能力等上述優(yōu)點(diǎn)就使其成為首選的串行接口。 因?yàn)镽S485 接口組成的半雙工網(wǎng)絡(luò)，一般只需二根連線(xiàn)，所以RS485接口均采用屏蔽雙絞線(xiàn)傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤(pán)連接的鍵盤(pán)接口RS485 采用DB-9（針）。3. 采用RS485 接口時(shí)，傳輸電纜的長(zhǎng)度如何考慮？答： 在使用RS485 接口時(shí)，對(duì)于特定的傳輸線(xiàn)經(jīng)，從發(fā)生器到負(fù)載其數(shù)據(jù)信號(hào)傳輸所允許的最大電纜長(zhǎng)度是數(shù)據(jù)信號(hào)速率的函數(shù)，這個(gè) 長(zhǎng)度數(shù)據(jù)主要是受信號(hào)失真及噪聲等影響所限制。下圖所示的最大電纜長(zhǎng)度與信號(hào)速率的關(guān)系曲線(xiàn)是使用24AWG 銅芯雙絞電話(huà)電纜（線(xiàn) 徑為0.51mm），線(xiàn)間旁路電容為52.5PF/M，終端負(fù)載電阻為100 歐 時(shí)所得出。（曲線(xiàn)引自GB11014-89 附錄A）。由圖中可知，當(dāng)數(shù)據(jù)信 號(hào)速率降低到90Kbit/S 以下時(shí)，假定最大允許的信號(hào)損失為6dBV 時(shí)， 則電纜長(zhǎng)度被限制在1200M。實(shí)際上，圖中的曲線(xiàn)是很保守的，在實(shí) 用時(shí)是完全可以取得比它大的電纜長(zhǎng)度。 當(dāng)使用不同線(xiàn)徑的電纜。則取得的最大電纜長(zhǎng)度是不相同的。例 如：當(dāng)數(shù)據(jù)信號(hào)速率為600Kbit/S 時(shí)，采用24AWG 電纜，由圖可知最 大電纜長(zhǎng)度是200m，若采用19AWG 電纜（線(xiàn)徑為0。91mm）則電纜長(zhǎng) 度將可以大于200m； 若采用28AWG 電纜（線(xiàn)徑為0。32mm）則電纜 長(zhǎng)度只能小于200m。
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：時(shí)代電子小智
陷波器是無(wú)限沖擊響應(yīng)(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線(xiàn)性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號(hào)序列；和為濾波器系數(shù)。 iaib對(duì)式(1)兩邊進(jìn)行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點(diǎn)和極點(diǎn)。 izip由傳遞函數(shù)的零點(diǎn)和極點(diǎn)可以大致繪出頻率響應(yīng)圖。在零點(diǎn)處，頻率響應(yīng)出現(xiàn)極小值；在極點(diǎn)處，頻率響應(yīng)出現(xiàn)極大值。因此可以根據(jù)所需頻率響應(yīng)配置零點(diǎn)和極點(diǎn)，然后反向設(shè)計(jì)帶陷數(shù)字濾波器?？紤]一種特殊情況，若零點(diǎn)在第1象限單位圓上，極點(diǎn)在單位圓內(nèi)靠近零點(diǎn)的徑向上。為了防止濾波器系數(shù)出現(xiàn)復(fù)數(shù)，必須在z平面第4象限對(duì)稱(chēng)位置配置相應(yīng)的共軛零點(diǎn)、共軛極點(diǎn)。 izip∗iz∗ip這樣零點(diǎn)、極點(diǎn)配置的濾波器稱(chēng)為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點(diǎn)設(shè)置在零的的徑向上距圓點(diǎn)的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點(diǎn)越靠近單位圓，則頻率響應(yīng)曲線(xiàn)凹陷越深，凹陷的寬度也越窄。當(dāng)需要消除窄帶干擾而不能對(duì)其他頻率有衰減時(shí)，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當(dāng)要對(duì)幾個(gè)頻率同時(shí)進(jìn)行帶陷濾波時(shí)，可以按(2)式把幾個(gè)單獨(dú)頻率的帶陷濾波器(3)式串接在一起。一個(gè)例子：設(shè)有一個(gè)輸入，它
上傳時(shí)間： 2013-10-18
上傳用戶(hù)：uuuuuuu
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿(mǎn)足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶(hù)：王小奇
特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 計(jì)數(shù)暫時(shí)停止功能 3組報(bào)警功能 15BIT類(lèi)比輸出功能 數(shù)位RS-485界面 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <3KHz (quadrature mode) 輸出動(dòng)作時(shí)間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 類(lèi)比輸出解析度: 15 bit DAC 輸出反應(yīng)速度: < 1/f+10ms(0-90%) 輸出負(fù)載能力: < 10mA for voltage mode < 10V for current mode <[(V+)-7.5V]/20mA for two-wire mode 輸出之漣波: < 0.1% F.S. 通訊位址: "01"-"FF" 傳輸速度: 19200/9600/4800/2400 selective 通信協(xié)議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 14.22mm (.56") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2013-11-23
上傳用戶(hù)：redmoons
特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 前置量設(shè)定功能(二段設(shè)定)可選擇 數(shù)位化指撥設(shè)定操作簡(jiǎn)易 計(jì)數(shù)暫時(shí)停止功能 3組報(bào)警功能 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動(dòng)作時(shí)間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) ( 感應(yīng)器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
標(biāo)簽： 72 mm 微電腦 計(jì)數(shù)器
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：909000580
特點(diǎn) 精確度0.1%滿(mǎn)刻度 可輸入交直流電流/交直流電壓/電位計(jì)/傳送器...等信號(hào) 16 BIT類(lèi)比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高 2主要規(guī)格 精確度: 0.1% F.S. (23 ±5℃) 顯示值范圍: 0-±19999 digit adjustable 類(lèi)比輸出解析度: 16 bit DAC 輸出反應(yīng)速度: < 250 ms (0-90%)(>10Hz) 輸出負(fù)載能力: < 10mA for voltage mode < 10V for current mode 輸出之漣波: < 0.1% F.S. 歸零調(diào)整范圍: 0- ±9999 Digit adjustable 最大值調(diào)整范圍: 0- ±9999 Digit adjustable 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 10.16mm (0.4") 隔離特性: Input/Output/Power/Case 參數(shù)設(shè)定方式: Touch switches 記憶方式: Non-volatile E2PROM memory 絕緣抗阻: >100Mohm with 500V DC 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-60℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 安裝方式: Socket/plugin type with barrier terminals CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2014-01-05
上傳用戶(hù)：eastgan
單輸入單輸出（DIN 1X1）無(wú)源信號(hào)隔離變送器 主要特性 ? 精度等級(jí)：0.1級(jí)、0.2級(jí)、0.5級(jí)。產(chǎn)品出廠(chǎng)前已檢驗(yàn)校正，用戶(hù)可以直接使用。 ? 國(guó)際標(biāo)準(zhǔn)信號(hào)輸入: 0-10mA/0-20mA/4-20mA等電流信號(hào)。 ? 輸出標(biāo)準(zhǔn)信號(hào)： 0-10mA/0-20mA/4-20mA等電流信號(hào)。 ? 全量程范圍內(nèi)極高的線(xiàn)性度（非線(xiàn)性度
上傳時(shí)間： 2014-03-31
上傳用戶(hù)：1417818867
利用帶線(xiàn)結(jié)環(huán)行器的相關(guān)理論，設(shè)計(jì)了870～880MHz 結(jié)環(huán)行器，最后實(shí)現(xiàn)的環(huán)行器在0.5～1.5GHz內(nèi)，插入損耗≤0.4dB，最小隔離度≥ 20dB，電壓駐波比≤ 1.20，符合基站用環(huán)行器的技術(shù)指標(biāo).
上傳時(shí)間： 2014-03-25
上傳用戶(hù)：sqq
以嵌入式ARM9控制器LPC3250為核心，并采用同時(shí)采樣A/D轉(zhuǎn)換器，設(shè)計(jì)了手持式三相不平衡度測(cè)試儀?？梢酝瑫r(shí)測(cè)量8路交流信號(hào)的有效值、相位及三相電壓電流的序量和不平衡度，且具有良好的人機(jī)界面。系統(tǒng)通過(guò)提高采樣率并引入全相位FFT算法，可大幅提高幅值與相位測(cè)量精度，從而提高不平衡度的測(cè)量精度。系統(tǒng)可以將被測(cè)參數(shù)、趨勢(shì)值、波形數(shù)據(jù)等存入SD卡，并通過(guò)網(wǎng)絡(luò)接口實(shí)現(xiàn)遠(yuǎn)端通信，從而實(shí)現(xiàn)遠(yuǎn)程監(jiān)控。
標(biāo)簽： ARM9 三相 不平衡 試儀設(shè)計(jì)
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：看到了沒(méi)有
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿(mǎn)足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：hxy200501
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
