前級放大器電路如圖1所示，左右聲道完全相同。它由兩級電壓放大加陰極輸出器組成，V1為第一級電壓放大?，F(xiàn)代數(shù)碼音源CD、DVD的輸出電壓一般都在2V左右，信號從IN輸入，經(jīng)R1衰減，通過柵極防振電阻R2加至V1柵極，V1將信號放大，然后從屏極取出放大后的信號電壓經(jīng)C1耦合到下一級。W1為V1交流負載的一部分，又是V2的柵極回路，同時起著總音量的控制作用V2a為第二級電壓放大，將放大后的信號電壓直接送到V2b柵極，這就叫做直接耦合。采用直接耦合的V2a與V2b屏柵電位一致，在靜態(tài)時足以使V2b管屏流截止而不工作，在動態(tài)時由于信號電壓的加入，才能使V2b進人工作狀態(tài)。這種直接耦合，由于少用了一只耦合電容，不存在信號的電路損耗。傳輸效率高，傳真度好，減少了低頻衰減，有利于改善幅頻特性。V1、V2a陰極電阻R4、R6都未并接旁路電容，有本級電流負反饋作用，能夠提高音質(zhì)、消除失真V2b為陰極輸出器，把前級放大的音頻信號電壓從陰極引出，經(jīng)C2傳送給功率放大器。陰極輸出器具有非線性失真小，頻率響應(yīng)寬的特點，它沒有放大作用，電壓增益小于1，但它有一定的電流輸出，有恒壓輸出特性，帶負載能力很強，推動任何純后級功率放大器從容不迫、輕松自如。它的輸入阻抗高，輸出阻抗低，大約才幾百歐姆，能和末級功放很好地匹配，即使用較長的信號線傳輸，也不會造成高頻損失抗干擾能力強，可以提高信噪比，提高音樂的純度，音質(zhì)較好。臺靚聲、工作穩(wěn)定可靠的放大器，離不開優(yōu)質(zhì)的電源作保證，特別是前級放大器，對電源的品質(zhì)要求相當高，不應(yīng)有交流聲和噪聲，哪怕只有一丁點兒，經(jīng)過功率放大后，都會產(chǎn)生可怕的聲壓級，會嚴重影響音質(zhì)。
上傳時間： 2022-04-24
上傳用戶：canderile
恒流源（vCCS）的研究歷經(jīng)數(shù)十年，從早期的晶體管恒流源到現(xiàn)在的集成電路恒流源恒定電流在各個領(lǐng)域的廣泛使用激發(fā)起人們對恒流源的研究不斷深入和多樣化。穩(wěn)恒電流在加速器中的使用是加速器結(jié)構(gòu)改善的一個標志。從早期的單一依靠磁場線圈到加入勻場環(huán)，到校正線圈的使用，束流輸運系統(tǒng)的改進有效地提高了束流的品質(zhì)，校正線圈是光刻于印制電路板上的導線圈，將其按照方位角放置在加速腔內(nèi)，通電后，載流導線產(chǎn)生的橫向磁場就可以起到校正偏心束流的作用。顯然，穩(wěn)定可調(diào)的恒流源是校正線圈有效工作的必要條件。針對現(xiàn)在加速粒子能量的提高，對校正線圈提出了新的供電需求，本文就這一需求研究了基于功率運算放大器的兩種壓控恒流源，為工程應(yīng)用做技術(shù)儲備。1設(shè)計思路用于校正線圈的恒流源供聚焦和補償時使用輸出功率不大，但要求調(diào)節(jié)精度高，穩(wěn)定性好，紋波小。具體技術(shù)參數(shù)為：輸出電流0~5A調(diào)節(jié)范圍0.1~5.0A；調(diào)節(jié)精度5mA；負載電阻35；紋波穩(wěn)定度優(yōu)于1（相對5A）；基準電壓模塊型號為REFo1而常用作恒流電源的電真空器件穩(wěn)定電流建立時間長，場效應(yīng)管夾斷電壓高、擊穿電壓低恒流區(qū)域窄，因此，我們選取了體積小效率高電流調(diào)節(jié)范圍寬的放大器恒流源作為研究方向?qū)嶒灮镜脑O(shè)計思路是通過電源板將市電降壓、整流、濾波后送入高精度電壓基準源得到直流電壓，輸入功率運算放大器，在輸出端得到放大的電流輸出，如圖1所示。
標簽： 運算放大器
上傳時間： 2022-04-24
上傳用戶：xsr1983
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進而認識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關(guān)係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉(zhuǎn)入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
基于STM32的嵌入式語音識別模塊設(shè)計摘要：介紹了一種以ARM 為核心的嵌入式語音識別模塊的設(shè)計與實現(xiàn)。模塊的核心處理單元選用ST公司的基于ARM Cortex—M3內(nèi)核的32位處理器STM32F103C8T6。本模塊以對話管理單元為中心，通過以LD3320芯片為核心的硬件單元實現(xiàn)語音識別功能，采用嵌入式操作系統(tǒng)~c／os—II來實現(xiàn)統(tǒng)一的任務(wù)調(diào)度和外圍設(shè)備管理。經(jīng)過大量的實驗數(shù)據(jù)驗證，本文設(shè)計的語音識別模塊具有高實時性、高識別率、高穩(wěn)定性的優(yōu)點。關(guān)鍵詞：ARM；語音識別；對話管理；LD3320；~,c／os—II引 言服務(wù)機器人以服務(wù)為目的，岡此人們需要一種更方便、更自然、更加人性化的方式與機器人交互，而不再滿足于復雜的鍵盤和按鈕操作?；诼犛X的人機交互是該領(lǐng)域的一個重要發(fā)展方向 ]。目前主流的語音識別技術(shù)是基于統(tǒng)計模式。然而，由于統(tǒng)計模型訓練算法復雜，運算量大，一般由工控機、PC機或筆記本來完成，這無疑限制了它的運用。嵌入式語音交互已成為目前研究的熱門課題l2 ]。嵌入式語音識別系統(tǒng)和PC機的語音識別系統(tǒng)相比，雖然其運算速度和內(nèi)存容量有一定限制，但它具有體積小、功耗低、可靠性高、投入小、安裝靈活等優(yōu)點，特別適用于智能家居、機器人及消費電子等領(lǐng)域。1 模塊整體方案及架構(gòu)語音識別的基本原理 如圖1所示。語音識別包括
上傳時間： 2022-04-30
上傳用戶：d1997wayne
天線是作無線電波的發(fā)射或接收用的一種 金屬裝置。無線電通信、廣播、電視、雷達、導航、電子對抗、遙感、射電天文等工程系統(tǒng)，凡是利用電磁波來傳遞信息的，都依靠天線來進行工作。此外，在用電磁波傳送能量方面，非信號的能量輻射也需要天線。一般天線都具有可逆性，即同一副天線既可用作發(fā)射天線，也可用作接收天線。同一天線作為發(fā)射或接收的基本特性參數(shù)是相同的。這就是天線的互易定理。射頻天線設(shè)計TOP2.2 微帶貼片天線微帶貼片天線是由 貼在帶有金屬地板 的介質(zhì)基片上的輻射貼片導體所構(gòu)成的 如圖3所示，根據(jù)天線輻射特性的需要，可以設(shè)計貼片導體為各種形狀，通常貼片天線的輻射導體 與金屬地板距離為幾十分之一波長，假設(shè)輻射電場沿導體的橫向與縱向兩個方向沒有變化，僅沿約為半波長（Ag/2）的導體長度方向變化.則微帶貼片天線的輻射基本上是由貼片導體 開路邊沿的邊緣場 引起的，輻射方向基本確定，因此，一般適用于通訊方向變化不大的 RFID應(yīng)用系統(tǒng)中，為了提高天線的性能并考慮其通訊方向性問題，人們還提出了各種不同的微帶縫隙天線，如文獻[5，6]設(shè)計了一種工作在 24 GHz的單縫隙天線和 5.9 GHz的雙縫隙天線，其輻射波為線極化波；文獻[7，81開發(fā)了一種圓極化縫隙耦合貼片天線，它是可以采用左旋圓極化和右旋圓極化來對二進制數(shù)據(jù)中的"R"進行編碼.2.3偶極子天線在遠距離耦合的 RFID應(yīng)用系統(tǒng)中，最常用的是偶極子天線（又稱對稱振子天線）.偶極子天線及其演化形式如圖4所示，其中偶極子天線由兩段同樣粗細和等長的直導線排成一條直線構(gòu)成，信號從中間的兩個端點饋入，在偶極子的兩臂上將產(chǎn)生一定的電流分布，這種電流分布就在天線周圍空間激發(fā)起電磁場利用麥克斯韋方程就可以求出其輻射場方程：
上傳時間： 2022-05-02
上傳用戶：
基于TMS320F2812數(shù)字控制的三相逆變電源設(shè)計論文+原理圖PCB摘要：隨著社會的需求越來越高，傳統(tǒng)的模擬電源的諸多缺陷越來越凸顯, 本文在借鑒國內(nèi)外相關(guān)研究的基礎(chǔ)上，通過對空間矢量脈寬調(diào)制算法的分析，研究了數(shù)字信號處理器生成SVPWM 波形的實現(xiàn)方法及軟件算法。并將相關(guān)方法應(yīng)用于實踐，研制了基于TMS320F2812數(shù)字控制的三相逆變電源，相關(guān)試驗參數(shù)和結(jié)果表明：該設(shè)計提高了直流電壓的利用率，使開關(guān)器件的損耗更小。此外，還提出了逆變電源閉環(huán)控制的PI控制算法，利用DSP的強大的數(shù)字信號處理能力，提高了系統(tǒng)的響應(yīng)速度。經(jīng)測試，系統(tǒng)實現(xiàn)了1~40V步進為1V的調(diào)壓輸出, 50Hz~1kHz步進2Hz的調(diào)頻輸出，輸出電壓恒定為36V時負載調(diào)整率小于5%。 關(guān)鍵詞：全橋逆變，SVPWM，DSP1. 系統(tǒng)硬件設(shè)計3.1 不可控整流電路 采用整流橋加濾波，得到比較穩(wěn)定的電壓，電路如圖3.1.1所示。 圖3.1.1 不可控整流電路圖電路實現(xiàn)AC－DC變換。本模塊交流輸入是經(jīng)48V變壓器將220V交流電壓變壓為48V交流電壓后的輸入電壓，然后經(jīng)過橋式整流器整流，再通過電容濾波，輸出大小約為57.6V的直流電壓。中間接一個保險絲來保護后面的元器件，或當后面電路短路時防止電容損壞。 一般來說，無法找到一個可以把電源的所有電流紋波都吸收的電容，所以通常用多個電容并聯(lián)，這樣流入每個電容的紋波電流就只有并聯(lián)的電容個數(shù)分之一，每個電容就可以工作在低于它的最大額定紋波電流下，這里采用5個220μF的電容并聯(lián)。另外輸入濾波電容上一般要并上陶瓷電容（0.1μF），以吸收紋波電流的高頻分量。兩個20kΩ電阻的作用是使后
標簽： 逆變電源
上傳時間： 2022-05-05
上傳用戶：
Altera(Intel)_MAX10_10M02SCU169開發(fā)板資料硬件參考設(shè)計+邏輯例程.QM_MAX10_10M02SCU169開發(fā)板主要特征參數(shù)如下所示：? 主控CPLD：10M02SCU169C8G；? 主控CPLD外部時鐘源頻率：50MHz；? 10M02SCU169C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10M02SCU169C8G芯片邏輯單元數(shù)為2K LE；? QM_MAX10_10M02SCU169開發(fā)板板載Silicon Labs的CP2102芯片來實現(xiàn)USB轉(zhuǎn)串口功能；? QM_MAX10_10M02SCU169開發(fā)板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源；? QM_MAX10_10M02SCU169開發(fā)板引出了兩排50p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的3路按鍵用于測試；? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的3路LED用于測試；? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：
Altera(Intel)_Cyclone10_10CL006開發(fā)板資料硬件參考設(shè)計+邏輯例程。QM_Cyclone10_10CL006開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時鐘源頻率：50MHz；? 10CL006YU256C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數(shù)為6K LE；? QM_Cyclone10_10CL006開發(fā)板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開發(fā)板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的3路按鍵用于測試；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的2路LED用于測試；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開發(fā)板資料硬件參考設(shè)計資料QM_ XC7A35T開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內(nèi)部自帶豐富的Block RAM資源，達到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數(shù)為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲器，型號為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測試,其中一路用于PROGROM_B信號編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測試，其中一路LED為FPGA_DONE信號指示燈；? QM _XC7A35T引出了芯片的JTAG調(diào)試端口，采用單排6p、2.54mm間距的排針；
標簽： DDR3
上傳時間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設(shè)計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時鐘源頻率：50MHz；? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節(jié)的存儲容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：zhanglei193
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
