磁通反向電機(FRM)是一種新型的雙凸極永磁(DSPM)電機,它把高磁能的永磁體放在定子極的表面,永磁體易于安裝.隨著轉(zhuǎn)子旋轉(zhuǎn),FRM定子繞組所交鏈的永磁磁通改變極性,這意味著比磁通脈振產(chǎn)生更大的磁通變化.由于FRM的繞組利用率高、結(jié)構(gòu)簡單、轉(zhuǎn)動慣量小及適于高速運轉(zhuǎn)等優(yōu)點,可廣泛應(yīng)用于汽車制造業(yè)、航空航天等工業(yè)領(lǐng)域.本文將從模型建立、分析方法、性能分析等方面對該電機進行深入研究.首先,為了解FRM基本理論和掌握其基本規(guī)律,寫出FRM的基本方程式;由于電機的雙凸極結(jié)構(gòu)以及飽和和非線性的影響,整個系統(tǒng)為一強非線性系統(tǒng).對該電機作適當(dāng)簡化,建立其線性數(shù)學(xué)模型,這樣有利于對FRM的定性分析,弄清其內(nèi)部的基本電磁關(guān)系和基本特性.討論了繞組電感、繞組磁鏈、感應(yīng)電動勢及繞組電流、電磁轉(zhuǎn)矩等靜態(tài)特性,推導(dǎo)出FRM的功率密度計算公式.其次,為準(zhǔn)確計算FRM性能,要考慮磁路飽和、鐵磁材料的非線性以及永磁磁場與電樞反應(yīng)磁場之間的相互影響等因素,要建立FRM的非線性模型,提出用變網(wǎng)絡(luò)等效磁路法進行分析.具體方法是建立FRM的非線性變網(wǎng)絡(luò)等效磁路模型,推導(dǎo)等效磁路中各部分磁導(dǎo)的計算公式,用節(jié)點磁位法建立相應(yīng)的方程,通過求解該非線性等效磁路方程,得到磁路各部分的磁通分布,進一步求得靜態(tài)特性,計算出電磁參數(shù).然后用FRM樣機的實驗結(jié)果驗證理論分析的正確性.樣機的理論分析結(jié)果同實驗結(jié)果進行比較表明,本文所介紹的FRM變網(wǎng)絡(luò)等效磁路模型具有較好的精度及通用性,基于等效磁網(wǎng)絡(luò)模型的FRM電磁計算是可行的,計算結(jié)果是正確的.最后對磁通反向汽車發(fā)電機的功率密度進行分析.導(dǎo)出了磁通反向汽車發(fā)電機功率密度的計算公式,分析了影響電機功率密度的因素,并與電勵磁汽車發(fā)電機進行了比較.
標(biāo)簽：
磁通
反向電機
數(shù)學(xué)模型
性能分析
上傳時間：
2013-07-30
上傳用戶：ljthhhhhh123
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設(shè)計方法對實際的進化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
標(biāo)簽：
FPGA
可重構(gòu)
通訊
糾錯
上傳時間：
2013-07-01
上傳用戶：myworkpost
