DSP定點(diǎn)與浮點(diǎn)運(yùn)算的比較
定點(diǎn)運(yùn)算DSP在應(yīng)用中已取得了極大的成功，而且仍然是DSP應(yīng)用的主體。然而，隨著對(duì)DSP處理速度與精度、存儲(chǔ)器容量、編程的靈活性和方便性要求的不斷提高、自80年代中后期以來(lái)，各DSP生產(chǎn)廠家陸續(xù)推出了...
點(diǎn)陣型技術(shù)資料
?? 資源總數(shù)：5703
?? 技術(shù)文檔：1
?? 源代碼：21303
?? 點(diǎn)陣型全部資料 (5703個(gè))
FPGA設(shè)計(jì)管腳分配注意點(diǎn)
FPGA設(shè)計(jì)管腳分配注意點(diǎn)...
對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析
電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BD...
NIOS教程2---點(diǎn)亮你的LED燈
NIOS教程2---點(diǎn)亮你的LED燈NIOS教程2---點(diǎn)亮你的LED燈...
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurat...
大規(guī)模FPGA設(shè)計(jì)中的多點(diǎn)綜合技術(shù)
本文介紹了在大規(guī)模FPGA設(shè)計(jì)中可以提高綜合效率和效果的多點(diǎn)綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計(jì)者和Synplify pro的用戶閱讀。 ...
一種快速的三維點(diǎn)云自動(dòng)配準(zhǔn)方法
采用主成分分析方法(PCA)定義了簡(jiǎn)單的數(shù)學(xué)模型和軸向確定方法等來(lái)實(shí)現(xiàn)配準(zhǔn)。大量實(shí)驗(yàn)證明，算法能夠快速實(shí)現(xiàn)任意形狀、大小及位置的兩片點(diǎn)云配準(zhǔn)。...
非結(jié)構(gòu)型點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò)下的拓?fù)湔{(diào)整算法研究
在非結(jié)構(gòu)型點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò)中增加節(jié)點(diǎn)時(shí)，造成的拓?fù)涫Ш鈫?wèn)題會(huì)導(dǎo)致信息發(fā)送延遲時(shí)間和跳躍次數(shù)的增加。提出了面向分布式的拓樸改進(jìn)方法，闡述了關(guān)鍵技術(shù)部分。通過(guò)模擬實(shí)驗(yàn)表明，該方法可以有效降低網(wǎng)絡(luò)的跳躍次數(shù)與網(wǎng)絡(luò)...
基于角色訪問(wèn)控制的單點(diǎn)登錄模型研究與設(shè)計(jì)
為了解決復(fù)雜Web服務(wù)中用戶認(rèn)證與權(quán)限管理的問(wèn)題，對(duì)單點(diǎn)登錄技術(shù)的進(jìn)行了研究。在此基礎(chǔ)上，根據(jù)單點(diǎn)登錄技術(shù)的特點(diǎn)結(jié)合基于角色的控制訪問(wèn)提出了基于角色訪問(wèn)控制的單點(diǎn)登錄與授權(quán)模型的實(shí)現(xiàn)方法。該方法能夠提...
一種點(diǎn)對(duì)點(diǎn)高速通信控制器的設(shè)計(jì)與實(shí)現(xiàn)
為了提高CPU模塊之間的點(diǎn)對(duì)點(diǎn)通信速率，通過(guò)對(duì)以太網(wǎng)控制器MAC的研究，設(shè)計(jì)出一種點(diǎn)對(duì)點(diǎn)高速通信控制器。該控制器是基于媒體無(wú)關(guān)接口MII和以太網(wǎng)收發(fā)器的點(diǎn)對(duì)點(diǎn)高速通信控制器。利用VHDL語(yǔ)言編寫(xiě)該控制...