對(duì)于電子產(chǎn)品設(shè)計(jì)師尤其是線(xiàn)路板設(shè)計(jì)人員來(lái)說(shuō)，產(chǎn)品的可制造性設(shè)計(jì)（Design For Manufacture，簡(jiǎn)稱(chēng)DFM）是一個(gè)必須要考慮的因素，如果線(xiàn)路板設(shè)計(jì)不符合可制造性設(shè)計(jì)要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計(jì)的產(chǎn)品根本無(wú)法制造出來(lái)。目前通孔插裝技術(shù)（Through Hole Technology，簡(jiǎn)稱(chēng)THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競(jìng)爭(zhēng)力。本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來(lái)講具有普遍性，但不一定在任何情況下都適用，不過(guò)，對(duì)于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來(lái)說(shuō)相信還是有一定的幫助。1、排版與布局在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過(guò)程中的麻煩。（1）用大的板子可以節(jié)約材料，但由于翹曲和重量原因，在生產(chǎn)中運(yùn)輸會(huì)比較困難，它需要用特殊的夾具進(jìn)行固定，因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi)，這樣有助于在產(chǎn)品更換時(shí)縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時(shí)間，而且板面尺寸種類(lèi)少還可以減少波峰焊溫度曲線(xiàn)的數(shù)量。（2）在一個(gè)板子里包含不同種拼板是一個(gè)不錯(cuò)的設(shè)計(jì)方法，但只有那些最終做到一個(gè)產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計(jì)。（3）在板子的周?chē)鷳?yīng)提供一些邊框，尤其在板邊緣有元件時(shí)，大多數(shù)自動(dòng)裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。（4）盡量在板子的頂面(元件面)進(jìn)行布線(xiàn)，線(xiàn)路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線(xiàn)，因?yàn)樯a(chǎn)過(guò)程中都是通過(guò)板邊進(jìn)行抓持，邊上的線(xiàn)路會(huì)被波峰焊設(shè)備的卡爪或邊框傳送器損壞。（5）對(duì)于具有較多引腳數(shù)的器件（如接線(xiàn)座或扁平電纜），應(yīng)使用橢圓形焊盤(pán)而不是圓形，以防止波峰焊時(shí)出現(xiàn)錫橋(圖1)。
上傳時(shí)間： 2013-10-26
上傳用戶(hù)：gaome
PCB 布線(xiàn)原則連線(xiàn)精簡(jiǎn)原則連線(xiàn)要精簡(jiǎn)，盡可能短，盡量少拐彎，力求線(xiàn)條簡(jiǎn)單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長(zhǎng)的線(xiàn)就例外了，例如蛇行走線(xiàn)等。安全載流原則銅線(xiàn)的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線(xiàn)的載流能力取決于以下因素：線(xiàn)寬、線(xiàn)厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線(xiàn)的寬度和導(dǎo)線(xiàn)面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線(xiàn)寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線(xiàn)最大允許工作電流（導(dǎo)線(xiàn)厚50um，允許溫升10℃）導(dǎo)線(xiàn)寬度（Mil） 導(dǎo)線(xiàn)電流（A） 其中:K 為修正系數(shù)，一般覆銅線(xiàn)在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048；T 為最大溫升，單位為℃;A 為覆銅線(xiàn)的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多，例如銅膜線(xiàn)的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能）雙面板兩面的導(dǎo)線(xiàn)應(yīng)互相垂直、斜交或者彎曲走線(xiàn)，盡量避免平行走線(xiàn)，減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線(xiàn)，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線(xiàn)的設(shè)計(jì)原則如下：1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHZ，它的布線(xiàn)和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線(xiàn)的長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開(kāi)若線(xiàn)路板上既有邏輯電路又有線(xiàn)性電路，應(yīng)盡量使它們分開(kāi)。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類(lèi)電路應(yīng)該分開(kāi)布局布線(xiàn)。3、 接地線(xiàn)應(yīng)盡量加粗若接地線(xiàn)用很細(xì)的線(xiàn)條，則接地電位會(huì)隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線(xiàn)加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線(xiàn)應(yīng)在2~3mm 以上。4、 接地線(xiàn)構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線(xiàn)可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，ÈRA、¡ROM存存儲(chǔ)器件，應(yīng)在芯片的電源線(xiàn)和地線(xiàn)之間直接接入退藕電容¡���?電電容引線(xiàn)不能太長(zhǎng)，尤其是高頻旁路電容不能有引線(xiàn)¡三¡過(guò)過(guò)孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中，看似簡(jiǎn)單的過(guò)孔也往往會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量?jī)煞矫鎭?lái)考慮，選擇合理尺寸的過(guò)孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來(lái)說(shuō)，選Ó10/20mi（（鉆¿焊焊盤(pán)）的過(guò)孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過(guò)孔。在目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了（當(dāng)孔的深度超過(guò)鉆孔直徑µ6倍倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅）；對(duì)于電源或地線(xiàn)的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過(guò)孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線(xiàn)盡量不換層，即盡量不要使用不必要的過(guò)孔¡���?電電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線(xiàn)越短越好¡���?在在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過(guò)孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿(mǎn)足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線(xiàn)將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線(xiàn)盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線(xiàn)¡?時(shí)時(shí)鐘、總線(xiàn)、片選信號(hào)要遠(yuǎn)ÀI/O線(xiàn)線(xiàn)和接插件¡?時(shí)時(shí)鐘線(xiàn)垂直ÓI/O線(xiàn)線(xiàn)比平行ÓI/O線(xiàn)線(xiàn)干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射¡? MCU無(wú)無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線(xiàn)而不Ó90折折線(xiàn)布線(xiàn)，以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線(xiàn)、地線(xiàn)盡量粗¡?模模擬電壓輸入線(xiàn)、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線(xiàn)，特別是時(shí)鐘¡?對(duì)¶A/D類(lèi)類(lèi)器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線(xiàn)要盡量粗，并在兩邊加上保護(hù)地，高速線(xiàn)要短要直¡?對(duì)對(duì)噪聲敏感的線(xiàn)不要與大電流，高速開(kāi)關(guān)線(xiàn)并行¡?弱弱信號(hào)電路，低頻電路周?chē)灰纬呻娏鳝h(huán)路¡?任任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容，使用管狀電容時(shí)，外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線(xiàn)要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱(chēng)延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過(guò)細(xì)的銅膜導(dǎo)線(xiàn)很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線(xiàn)最小間距要承受所加電壓峰值，高壓線(xiàn)應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線(xiàn)設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線(xiàn)和電源線(xiàn)區(qū)時(shí)（面積超¹500平平方毫米），應(yīng)局部開(kāi)窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤(pán)來(lái)表示，這些焊盤(pán)（包括過(guò)孔）均會(huì)自動(dòng)不上阻焊油，但是如用填充塊當(dāng)表貼焊盤(pán)或用線(xiàn)段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫(huà)出無(wú)阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤(pán)和金手指，容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí)，要進(jìn)行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過(guò)孔時(shí)，必須做一個(gè)孔蓋，以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工，組裝的工藝有足夠的認(rèn)識(shí)和了解，例È5mil的的線(xiàn)做腐蝕要±8mil難難，所以?xún)r(jià)格要高，過(guò)孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬(wàn)不要將它放在發(fā)熱器件的正上方，多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng)，所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過(guò)降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
標(biāo)簽： PCB 布線(xiàn)原則
上傳時(shí)間： 2015-01-02
上傳用戶(hù)：15070202241
信號(hào)完整性問(wèn)題是高速PCB 設(shè)計(jì)者必需面對(duì)的問(wèn)題。阻抗匹配、合理端接、正確拓?fù)浣Y(jié)構(gòu)解決信號(hào)完整性問(wèn)題的關(guān)鍵。傳輸線(xiàn)上信號(hào)的傳輸速度是有限的，信號(hào)線(xiàn)的布線(xiàn)長(zhǎng)度產(chǎn)生的信號(hào)傳輸延時(shí)會(huì)對(duì)信號(hào)的時(shí)序關(guān)系產(chǎn)生影響，所以PCB 上的高速信號(hào)的長(zhǎng)度以及延時(shí)要仔細(xì)計(jì)算和分析。運(yùn)用信號(hào)完整性分析工具進(jìn)行布線(xiàn)前后的仿真對(duì)于保證信號(hào)完整性和縮短設(shè)計(jì)周期是非常必要的。在PCB 板子已焊接加工完畢后才發(fā)現(xiàn)信號(hào)質(zhì)量問(wèn)題和時(shí)序問(wèn)題，是經(jīng)費(fèi)和產(chǎn)品研制時(shí)間的浪費(fèi)。1.1 板上高速信號(hào)分析我們?cè)O(shè)計(jì)的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號(hào)如圖2-1 所示。板上高速信號(hào)主要包括：時(shí)鐘信號(hào)、60X 總線(xiàn)信號(hào)、L2 Cache 接口信號(hào)、Memory 接口信號(hào)、PCI 總線(xiàn)0 信號(hào)、PCI 總線(xiàn)1 信號(hào)、VME 總線(xiàn)信號(hào)。這些信號(hào)的布線(xiàn)需要特別注意。由于高速信號(hào)較多，布線(xiàn)前后對(duì)信號(hào)進(jìn)行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進(jìn)行布線(xiàn)前仿真和布線(xiàn)后仿真。
標(biāo)簽： HyperLynx 仿真軟件 主板設(shè)計(jì) 中的應(yīng)用
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：sqq
特點(diǎn) 顯示范圍0至19999(瞬間量),0至999999999(9位數(shù)累積量)可任意規(guī)劃 精確度0.03%滿(mǎn)刻度(瞬間量) 頻率輸入范圍 0.01Hz 至 10KHz 瞬間量與累積量時(shí)間基數(shù)可任意規(guī)劃(1 或 60 或 3600 秒) 瞬間量之最高顯示值可任意規(guī)劃(0至19999) 累積量之輸入脈波比例刻畫(huà)調(diào)整可任意規(guī)劃(0.00001至9999.99999) 具有二組警報(bào)功能 15 BIT 隔離類(lèi)比輸出 數(shù)位RS-485 界面 數(shù)位脈波同步輸出功能
上傳時(shí)間： 2014-11-07
上傳用戶(hù)：xaijhqx
GDCM型繞線(xiàn)共模電感器 一 特征 繞線(xiàn)貼片結(jié)構(gòu)，尺寸小 對(duì)高頻共模噪聲具有良好的抑制效果 良好的可焊接性和耐焊接性，無(wú)鉛符合ROSE 二 用途 PC機(jī)及周邊外設(shè)的USB接口、LCD的LVDS線(xiàn) 三 外觀尺寸 四 規(guī)格命名
上傳時(shí)間： 2013-11-14
上傳用戶(hù)：18752787361
焊接 焊接工藝 焊接技術(shù) 焊接培訓(xùn) 焊接設(shè)備 焊接流程 焊接符號(hào)
上傳時(shí)間： 2013-11-14
上傳用戶(hù)：shirleyYim
Hopfield 網(wǎng)——擅長(zhǎng)于聯(lián)想記憶與解迷路 實(shí)現(xiàn)H網(wǎng)聯(lián)想記憶的關(guān)鍵，是使被記憶的模式樣本對(duì)應(yīng)網(wǎng)絡(luò)能量函數(shù)的極小值。 設(shè)有M個(gè)N維記憶模式，通過(guò)對(duì)網(wǎng)絡(luò)N個(gè)神經(jīng)元之間連接權(quán) wij 和N個(gè)輸出閾值θj的設(shè)計(jì)，使得: 這M個(gè)記憶模式所對(duì)應(yīng)的網(wǎng)絡(luò)狀態(tài)正好是網(wǎng)絡(luò)能量函數(shù)的M個(gè)極小值。 比較困難，目前還沒(méi)有一個(gè)適應(yīng)任意形式的記憶模式的有效、通用的設(shè)計(jì)方法。 H網(wǎng)的算法 1）學(xué)習(xí)模式——決定權(quán)重 想要記憶的模式，用-1和1的2值表示 模式：-1，-1，1，-1，1，1，... 一般表示： 則任意兩個(gè)神經(jīng)元j、i間的權(quán)重： wij=∑ap(i)ap(j)，p=1…p； P：模式的總數(shù) ap(s)：第p個(gè)模式的第s個(gè)要素（-1或1） wij：第j個(gè)神經(jīng)元與第i個(gè)神經(jīng)元間的權(quán)重 i = j時(shí)，wij=0，即各神經(jīng)元的輸出不直接返回自身。 2)想起模式： 神經(jīng)元輸出值的初始化 想起時(shí)，一般是未知的輸入。設(shè)xi(0)為未知模式的第i個(gè)要素（-1或1） 將xi(0)作為相對(duì)應(yīng)的神經(jīng)元的初始值，其中，0意味t=0。 反復(fù)部分：對(duì)各神經(jīng)元，計(jì)算： xi (t+1) = f (∑wijxj（t）-θi), j=1…n, j≠i n—神經(jīng)元總數(shù) f（）--Sgn（） θi—神經(jīng)元i發(fā)火閾值 反復(fù)進(jìn)行，直到各個(gè)神經(jīng)元的輸出不再變化。
上傳時(shí)間： 2015-03-16
上傳用戶(hù)：JasonC
使用196編寫(xiě)的匯編程序，實(shí)現(xiàn)焊槍自動(dòng)焊接功能。如果要設(shè)計(jì)圖紙，再聯(lián)系我
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：BIBI
本程序用資源分配網(wǎng)(Resource_Allocation Network,簡(jiǎn)稱(chēng)RAN)實(shí)現(xiàn)了Hermit多項(xiàng)式在線(xiàn)學(xué)習(xí)問(wèn)題。訓(xùn)練樣本產(chǎn)生方式如下，樣本數(shù)400，每個(gè)樣本輸入Xi在區(qū)間[-4,4]內(nèi)隨機(jī)產(chǎn)生（均勻分布），相關(guān)樣本輸出為F(Xi) = 1.1(1-Xi + Xi2)exp(-Xi2/2),測(cè)試樣本輸入在[-4，+4]內(nèi)以0.04為間隔等距產(chǎn)生，共201個(gè)樣本。訓(xùn)練結(jié)束后的隱節(jié)點(diǎn)為：11個(gè)，訓(xùn)練結(jié)束后的平均誤差可達(dá)：0.03
標(biāo)簽： Resource_Allocation Network Hermit RAN
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：pompey
在0 / 1背包問(wèn)題中，需對(duì)容量為c 的背包進(jìn)行裝載。從n 個(gè)物品中選取裝入背包的物品，每件物品i 的重量為wi ，價(jià)值為pi 。對(duì)于可行的背包裝載，背包中物品的總重量不能超過(guò)背包的容量，最佳裝載是指所裝入的物品價(jià)值最高，即Σpi*xi 取得最大值。
標(biāo)簽： 背包問(wèn)題
上傳時(shí)間： 2015-05-06
上傳用戶(hù)：253189838
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
