在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級(jí)的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標(biāo)簽： Protection CMOS ESD ICs in
上傳時(shí)間： 2020-06-05
上傳用戶：shancjb
新版本無人機(jī).刷機(jī)用借助此實(shí)際應(yīng)用程序，管理無人機(jī)的所有區(qū)域，例如電動(dòng)機(jī)，GPS，傳感器，陀螺儀，接收器，端口和固件INAV-Chrome 的配置器中的新功能：修復(fù)了導(dǎo)致加速度計(jì)校準(zhǔn)失敗的錯(cuò)誤支持DJI FPV系統(tǒng)配置輸出選項(xiàng)卡中的怠速節(jié)氣門和馬達(dá)極現(xiàn)在可以在“混合器”選項(xiàng)卡中選擇“漫遊者”和“船用”平臺(tái)。 固件方面的支持仍然有限！閱讀完整的變更日誌 在過去的幾年中，無人駕駛飛機(jī)取得了相當(dāng)大的進(jìn)步，越來越多的人能夠獲取和使用無人機(jī)。 不用說，無人機(jī)可以基於特定固件在一組命令上運(yùn)行。 在這方面， 用於Chrome的INAV-Configurator隨附的工具可幫助您輕鬆配置無人機(jī)的各個(gè)方面。支持多種硬件配置首先要提到的一件事是，要求Google Chrome瀏覽器能夠訪問INAV-Chrome的配置器功能。 儘管它已集成到Chrome中，但它可以作為獨(dú)立應(yīng)用程序運(yùn)行，甚至可以脫機(jī)使用，而與瀏覽器無關(guān)。 您甚至可以從Google Apps菜單為其創(chuàng)建桌面快捷方式。不用說，另一個(gè)要求是實(shí)際的飛行裝置。 該應(yīng)用程序支持所有支持INAV的硬件配置，例如Sirius AIR3，SPRacingF3，Vortex，Sparky，DoDo，CC3D / EVO，F(xiàn)lip32 / + / Deluxe，DragonFly32，CJMCU Microquad，Chebuzz F3，STM32F3Discovery，Hermit ，Naze32 Tricopter框架和Skyline32。該窗口非常直觀，並提供各種令人印象深刻的提示和文檔。 在上方的工具欄上，您可以找到連接選項(xiàng)，這些選項(xiàng)可以通過COM端口，手動(dòng)選擇或無線模式進(jìn)行。 您也可以選擇自動(dòng)連接。 連接後，您可以在上方的工具欄中查看設(shè)備的功能，並在側(cè)面板中輕鬆瀏覽配置選項(xiàng)。管理傳感器，電機(jī)，端口和固件本。
標(biāo)簽： configurator 無人機(jī)
上傳時(shí)間： 2022-06-09
上傳用戶：
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（109）資源包含以下內(nèi)容：1. 包括匯編和c++編寫的萬年歷.2. FIFO（先進(jìn)先出隊(duì)列）通常用于數(shù)據(jù)的緩存和用于容納異步信號(hào)的頻率或相位的差異。本FIFO的實(shí)現(xiàn)是利用 雙口RAM 和讀寫地址產(chǎn)生模塊來實(shí)現(xiàn)的.FIFO的接口信號(hào)包括異步的寫時(shí)鐘（wr_clk）和讀.3. Analog signals are represented by 64 bit buses. They are converted to real and from real representa.4. 該文件為lpc2106 ARM7在THREDX操作系統(tǒng)下的啟動(dòng)代碼.5. 該代碼為時(shí)鐘芯片PCF8563的控制程序.6. 此代碼位PIC單片機(jī)的PID控溫程序.7. threadx技術(shù)手冊(cè).8. 一個(gè)關(guān)于fat32系統(tǒng)文件的說明,對(duì)了解fat32文件系統(tǒng)系統(tǒng)結(jié)構(gòu)很有用.9. 典型的開發(fā)模型有：①瀑布模型(waterfall model)；②漸增模型/演化/迭代(incremental model)；③原型模型(prototype model)；④螺旋模型(spiral m.10. zigbee協(xié)議中.11. 三菱FX系列PLC與PC機(jī)通過編程口通訊的地址轉(zhuǎn)換軟件,非常的使用!.12. 文章講述了類似于PDOP值的描述整周模糊度精度的指標(biāo)因子。對(duì)于整周模糊度的判斷具有重要意義。.13. 講述了如何對(duì)主引導(dǎo)扇區(qū)進(jìn)行備份和恢復(fù).14. LED驅(qū)動(dòng)電路實(shí)例。配具體的電路圖供大家參考使用.15. Pcb初級(jí)教程.16. 嵌入式內(nèi)存數(shù)據(jù)庫系統(tǒng)eXtremeDB用戶指南.17. 對(duì)引導(dǎo)區(qū)的學(xué)駐病毒進(jìn)行了剖析.18. LPC2146 的USB 開發(fā).19. 非常詳細(xì)步進(jìn)電機(jī)控制原理圖.20. C++ GUI Programming with Qt 4一書中的第一章源碼.21. C++ GUI Programming with Qt 4一書中的chap02源碼.22. C++ GUI Programming with Qt 4一書中的chap03源碼.23. C++ GUI Programming with Qt 4一書中的chap05源碼.24. C++ GUI Programming with Qt 4一書中的chap06源碼.25. C++ GUI Programming with Qt 4一書中的chap07源碼.26. C++ GUI Programming with Qt 4一書中的chap8源碼.27. C++ GUI Programming with Qt 4一書中的chap9源碼.28. 具有無線網(wǎng)路功能下載至嵌入式開發(fā)平臺(tái)上用的.o黨 driver.29. ADI DSP ADSP-BF561原裝開發(fā)板的PCB圖,非常難得! POWERPCB 5.0可以打開..30. ADI TS201 原裝系統(tǒng)板PCB圖, 此PCB圖是用POWERPCB 5.0畫的, 直接導(dǎo)入既可打開, 目前做相控陣?yán)走_(dá),3G 基站,WIMAX基站等均采用ADSP-TS201..31. ADI DSP BF561 系統(tǒng)板原理圖,只有PDF格式的,.32. 利用89C52開發(fā)的.33. PCtoLCD2002完美版 取字模軟件.34. lm317 計(jì)算工具.35. 這是一個(gè)非常不錯(cuò)的12864液晶串口程序.36. 嵌入式系統(tǒng)開發(fā)原理、工具及過程 值得推薦.37. minigui－－面向?qū)崟r(shí)嵌入式系統(tǒng)的圖形用戶界面。此文檔介紹了miniguide體系結(jié)構(gòu)。.38. 該源碼與書本配套.39. 《EVC高級(jí)編程及其應(yīng)用開發(fā)》一書的全部源代碼.40. 將MATLAB窗口畫在VC的GUI上 輕松實(shí)現(xiàn)用MATLAB和VC畫圖.
標(biāo)簽： 網(wǎng)絡(luò)通信協(xié)議
上傳時(shí)間： 2013-06-12
上傳用戶：eeworm
玩法: 一開始先下數(shù)字 下完25個(gè)數(shù)字後 再開始圈選數(shù)字 先達(dá)到5條連線者獲勝 在下數(shù)字跟選數(shù)字時(shí) 按滑鼠右鍵都能無限反悔 當(dāng)然 電腦部分仍然是兩光兩光的... 還有畫面也是粉差啦...
上傳時(shí)間： 2014-01-09
上傳用戶：cazjing
這是最近蒐集資料找到的Java PSO Swarm 大家可以下載回去參考使用 理面文件有原出處以及作者 請(qǐng)大家要記得尊重版權(quán)
上傳時(shí)間： 2014-12-22
上傳用戶：李夢(mèng)晗
抄電 力 線 載 波 擴(kuò) 頻 通 信 技 術(shù) —— 多表抄控管理解決方案 表系統(tǒng)方案
標(biāo)簽： 方案 系統(tǒng)方案
上傳時(shí)間： 2016-12-24
上傳用戶：coeus
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
Lattice 公 司 把 當(dāng) 今 兩 種 最 新 的 系 統(tǒng) 設(shè) 計(jì) 技 術(shù)，VHDL 和 在 系 統(tǒng) 可 編 程 ( ISP ) 邏 輯 器 件 聯(lián) 系 在 一 起， 構(gòu) 成 了isp-VHDl Viewlogic 系 統(tǒng)。isp-VHDL 是 進(jìn) 行 電 子 系 統(tǒng) 設(shè) 計(jì) 的 強(qiáng) 有 力 的 工 具， 使 用 它 可 以 加 快 設(shè) 計(jì) 產(chǎn) 品 投 放 市 場(chǎng) 的 時(shí) 間。 isp-VHDL Viewlogic 軟 件 能 用 于 各 種 邏 輯 設(shè) 計(jì)， 這 套 軟 件 具 有 功 能 強(qiáng) 大 的 VHDL 綜 合、原 理 圖 輸 入、功 能 與 時(shí) 序 仿 真、ispDS+ 適 配 器 和 ispDOWNLOAD 能 力。
標(biāo)簽： Lattice
上傳時(shí)間： 2014-01-06
上傳用戶：luopoguixiong
摘! 要! 數(shù)字版權(quán)保護(hù)技術(shù)已成為數(shù)字網(wǎng)絡(luò)環(huán)境下 數(shù) 字 內(nèi) 容 交 易 和 傳 播 的 重 要 技 術(shù)#用 于 保 護(hù) 數(shù) 字 內(nèi) 容 的 版 權(quán)控制數(shù)字內(nèi)容的使用和傳播9文章在闡述數(shù)字版權(quán)保 護(hù) 技 術(shù) 基 本 概 念 和 系 統(tǒng) 體 系 結(jié) 構(gòu) 的 基 礎(chǔ) 上 #主 要 圍 繞 權(quán) 利 描述&使用控制&合理使用&權(quán)利轉(zhuǎn)移和可信執(zhí)行等關(guān)鍵問題#分析其研究現(xiàn)狀#論述 已 有 技 術(shù) 在 處 理 這 些 問 題 上 的 優(yōu)勢(shì)和不足#并探討了未來的研究方向
標(biāo)簽： 數(shù)字版權(quán) 保護(hù)技術(shù) 控制 數(shù)字
上傳時(shí)間： 2013-12-29
上傳用戶：yxgi5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
