国产精品福利电影一区二区三区四区,在线成人直播,欧美国产日本韩

無線裝置

采用軟件校正的TMS320f2812內置ADC采樣值方案.rar

采用軟件校正的TMS320f2812內置ADC采樣值方案

標簽： f2812 2812 320f TMS

上傳時間： 2013-08-02

上傳用戶：wang5829
內置高壓MOSFET電流模式PWM控制器系列

SD4840/4841/4842/4843/4844是用于開關電源的內置高壓MOSFET電流模式PWM控制器系列產品。該電路待機功耗低，啟動電流低。在待機模式下，電路進入打嗝模式，從而有效地降低電路的

標簽： MOSFET PWM 內置電流模式

上傳時間： 2013-04-24

上傳用戶：gcs333
單電源運放的偏置原因分析與偏置方法.doc

介紹了單電源運放為什么需要加偏置電源，以及試驗單電源運放的注意事項。

標簽： 單電源分運放

上傳時間： 2013-07-29

上傳用戶：kgylah
LM3S系列ADC例程內置的溫度傳感器

LM3S系列ADC例程：內置的溫度傳感器

標簽： LM3S ADC 內置溫度傳感器

上傳時間： 2013-04-24

上傳用戶：qunquan
iSensor IMU快速入門指南和偏置優化技巧

iSensor IMU快速入門指南和偏置優化技巧

標簽： iSensor IMU 快速入門

上傳時間： 2014-12-23

上傳用戶：小草123
AW5007_CN_V0.95_EZ-FM內置FM天線的低噪聲放大器

AW5007_CN_V0.95_EZ-FM內置FM天線的低噪聲放_大器

標簽： EZ-FM 5007 0.95 CN_V

上傳時間： 2014-01-14

上傳用戶：xiaowei314
CMOS工藝下高擺幅共源共柵偏置電路

共源共柵級放大器可提供較高的輸出阻抗和減少米勒效應，在放大器領域有很多的應用。本文提出一種COMS工藝下簡單的高擺幅共源共柵偏置電路，且能應用于任意電流密度。根據飽和電壓和共源共柵級電流密度的定義,本文提出器件寬長比與輸出電壓擺幅的關系,并設計一種高擺幅的共源共柵級偏置電路。

標簽： CMOS 工藝共源共柵偏置電路

上傳時間： 2013-10-08

上傳用戶：debuchangshi
BGA焊球重置工藝

BGA焊球重置工藝

標簽： BGA 焊球重置工藝

上傳時間： 2013-11-01

上傳用戶：avensy
PCB LAYOUT設計規范手冊

　　PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: 　　(1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. 　　(2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. 　　(3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. 　　(4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.

標簽： LAYOUT PCB 設計規范

上傳時間： 2013-10-28

上傳用戶：zhtzht
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5