第一期 課程介紹、學(xué)習(xí)方法及元件庫的創(chuàng)建 第二期 路由器原理圖的繪制及編譯檢查 第三期 PCB封裝庫的創(chuàng)建方法及現(xiàn)在封裝調(diào)用 第四期 網(wǎng)表導(dǎo)入及模塊化布局設(shè)計 第五期 PCB設(shè)計規(guī)則設(shè)置及PCB手工布線 第六期 PCB的DRC檢查、及資料輸出 PADS 4層路由 素材文件.rar
標(biāo)簽： 電動工具 產(chǎn)品認(rèn)證 培訓(xùn)教材
上傳時間： 2013-07-27
上傳用戶：eeworm
臺灣成功大學(xué)的關(guān)于無人機自動駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機速度控制器設(shè)計與實現(xiàn) 無人飛行船自主性控制設(shè)計與實現(xiàn) 無人飛行載具導(dǎo)引飛控整合自動駕駛儀參數(shù)選取之研究 無人飛行載具導(dǎo)引飛控之軟體與硬體模擬
標(biāo)簽： lunwen
上傳時間： 2013-08-03
上傳用戶：luominghua
高速公路隧道屬于特殊路段，隧道洞內(nèi)外環(huán)境差別非常大，需要在隧道內(nèi)設(shè)置電光照明，以消除司機的“暗適應(yīng)"與“明適應(yīng)’’視覺問題，保證隧道行車安全。而當(dāng)前的大部分高速公路隧道照明控制系統(tǒng)簡單，照明光源舒適度不高，未根據(jù)洞外環(huán)境亮度，綜合車速車流量及洞內(nèi)煙霧濃度等因素，實時調(diào)節(jié)隧道洞內(nèi)照明亮度，存在盲目加大隧道照明的亮度的問題，給行車安全帶來隱患，造成能源浪費，不符合設(shè)計規(guī)范和國家節(jié)能的政策要求。 本文介紹了當(dāng)前隧道照明的發(fā)展及照明燈具智能控制的研究狀況，針對當(dāng)前隧道照明的控制系統(tǒng)存在的問題，給出了基于ZigBee的隧道照明無線控制系統(tǒng)的 架構(gòu)；分析比較了當(dāng)前各種隧道照明光源的特點，針對當(dāng)前普遍采用的高壓鈉燈照明和新興的LED燈照明做了詳細(xì)的經(jīng)濟效益對比，根據(jù)系統(tǒng)使用壽命周期內(nèi)的性價比，選擇大功率LED作為隧道照明燈具；在分析ZigBee協(xié)議及組網(wǎng)流程的基礎(chǔ)上，設(shè)計了基于ZigBee技術(shù)的簇樹型隧道照明無線測控網(wǎng)絡(luò)，系統(tǒng)采用CC2430無線模塊作為網(wǎng)絡(luò)節(jié)點的硬件解決方案，對網(wǎng)絡(luò)中的協(xié)調(diào)器、路由器及終端節(jié)點的組網(wǎng)及其數(shù)據(jù)處理流程進(jìn)行了詳細(xì)設(shè)計；設(shè)計了利用ZigBee技術(shù)作為控制命令和數(shù)據(jù)傳輸?shù)目烧{(diào)光LED燈具，滿足所提出的控制系統(tǒng)對燈具的要求：針對隧道照明控制參數(shù)及燈具光效難以建立精確數(shù)學(xué)模型的特點，系統(tǒng)采用基于專家經(jīng)驗的隧道照明的模糊控制算法，設(shè)計了隧道照明控制程序，并嵌入到利用WinCC設(shè)計的隧道照明的控制系統(tǒng)中。論文最后對所設(shè)計的系統(tǒng)進(jìn)行了測試，驗證了系統(tǒng)的可行性。
上傳時間： 2013-04-24
上傳用戶：gundamwzc
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進(jìn)行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g(shù).它主要應(yīng)用于網(wǎng)絡(luò)中的交換機、核心路由器(CR)、光交叉連接設(shè)備(OXC)、分插復(fù)用器(ADM)和波分復(fù)用(WDM)終端等不同層次設(shè)備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術(shù)發(fā)展的一個全新領(lǐng)域,逐漸成為國際通用的標(biāo)準(zhǔn)技術(shù),成為全光網(wǎng)的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術(shù)的核心部分--轉(zhuǎn)換器子系統(tǒng)的設(shè)計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉(zhuǎn)換器電路的設(shè)計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標(biāo)準(zhǔn),在其技術(shù)原理的基礎(chǔ)上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術(shù)特點和傳輸要求,提出并設(shè)計了用VSR技術(shù)實現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術(shù)移植到萬兆以太網(wǎng)上,實現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設(shè)計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬兆以太網(wǎng)的SERDES的設(shè)計和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設(shè)計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
當(dāng)前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機、遠(yuǎn)程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進(jìn)電信計算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘柮芏取?biāo)準(zhǔn)機械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標(biāo)準(zhǔn)ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著電子技術(shù)的快速發(fā)展，嵌入式系統(tǒng)已經(jīng)成為熱點。嵌入式系統(tǒng)大量應(yīng)用在自動控制、工業(yè)設(shè)備和家用電器當(dāng)中。當(dāng)前應(yīng)用的產(chǎn)品常以嵌入式處理器的形式出現(xiàn)，常用的如PDA、交換機、路由器等。嵌入式的廣泛應(yīng)用大大提高了人們的生活水平。位置敏感探測器（Position Sensible Detector）是一種基于半導(dǎo)體PN結(jié)橫向光電效應(yīng)的光電器件。它具有分辨率高、響應(yīng)速度快、信號處理電路相對簡單等優(yōu)點。我們經(jīng)常將PSD應(yīng)用在與位置、距離、位移、角度的微小測量有關(guān)的場合。本文選用了一維PSD作為系統(tǒng)的探測器，結(jié)合嵌入式技術(shù)，將PSD應(yīng)用于微小位移測量，實現(xiàn)了對微小位移的檢測。 本研究以PSD、ARM、PC機為核心完成了對位移測量系統(tǒng)的設(shè)計。以PSD為核心實現(xiàn)了對信號的轉(zhuǎn)換，利用PSD結(jié)合光學(xué)三角測量法將位移信號轉(zhuǎn)換成電壓信號，然后對電壓信號進(jìn)行放大、濾波等處理之后交由A/D器件進(jìn)行模數(shù)轉(zhuǎn)換。以ARM為核心，主要實現(xiàn)了對數(shù)據(jù)的處理，存儲和通信等功能。將取得的數(shù)字量信號通過特定的軟件程序編程得到位移信號。以PC機為核心，利用VB6.0實現(xiàn)了對實驗數(shù)據(jù)的顯示。PC根據(jù)得到的值與設(shè)定值進(jìn)行比較，根據(jù)這個差值我們可以對系統(tǒng)進(jìn)行進(jìn)一步的完善。分析了位移傳感器技術(shù)、微處理器ARM和嵌入式操作系統(tǒng)的特點、優(yōu)勢和國內(nèi)外的研究現(xiàn)狀；而后介紹了微小位移測量系統(tǒng)的總體功能、系統(tǒng)的總體硬件框架；敘述了位置敏感探測器PSD的原理和結(jié)構(gòu)，介紹了將PSD應(yīng)用于位移測量的設(shè)計過程；在ARM最小系統(tǒng)的硬件平臺下，結(jié)合PSD實現(xiàn)了整個系統(tǒng)的硬件設(shè)計；軟件設(shè)計上，以uClinux操作系統(tǒng)作為軟件平臺，利用內(nèi)核裁剪技術(shù)，移植了BOOTLOADER，設(shè)計了Linux驅(qū)動程序和應(yīng)用程序；最后在系統(tǒng)進(jìn)行調(diào)試的時候，對系統(tǒng)進(jìn)行了必要的改進(jìn)，主要是設(shè)計了相應(yīng)的非線性補償電路，利用MATLAB對實驗數(shù)據(jù)進(jìn)行了擬合與分析。通過實驗數(shù)據(jù)表明，基于ARM和PSD的微小位移測量系統(tǒng)具有精度高，響應(yīng)速度快，并且成本低等優(yōu)點。
上傳時間： 2013-04-24
上傳用戶：gcs333
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實現(xiàn)AESCBC的設(shè)計中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點的情況下，在深入研究影響硬件快速實現(xiàn)AESCBC難點基礎(chǔ)上，設(shè)計出一種適應(yīng)于報文加密解密的硬件快速實現(xiàn)AESCBC的方案，在設(shè)計中采用加密解密和密鑰展開并行工作，實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術(shù)，實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計方案的基礎(chǔ)上，全面驗證了硬件實現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計加密解密的性能。并且針對設(shè)計中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計出報文級并行加密解密方案，并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實現(xiàn)的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗證。要用硬件實現(xiàn)整個IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實現(xiàn)研究
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
由于集成電路產(chǎn)業(yè)在中國的飛速發(fā)展,FPGA設(shè)計技術(shù),作為一種靈活性很強的芯片設(shè)計技術(shù),在國內(nèi)得到廣泛的應(yīng)用.由于芯片的可升級性和開發(fā)自主知識產(chǎn)權(quán)芯片的必要性,在北京郵電大學(xué)寬帶通信網(wǎng)絡(luò)實驗室開發(fā)的三層以太網(wǎng)交換機項目中,以太網(wǎng)口和ATM口之間的數(shù)據(jù)通道的實現(xiàn)上采用了FPGA設(shè)計方法.該文主要集中在ATM口之間的數(shù)據(jù)通道的HEC頭校驗的FPGA實現(xiàn).并完成了硬件設(shè)計、配置、硬件測試聯(lián)調(diào)工作以及論文撰寫工作.硬件的設(shè)計和開發(fā)基于Protel99和Tornado/VxWorks,軟件的設(shè)計和開發(fā)采用了標(biāo)準(zhǔn)的VHDL語言,開發(fā)環(huán)境是WINDOWS,開發(fā)工具是Xilinx公司的iSE4.1i集成開發(fā)環(huán)境.隨著網(wǎng)絡(luò)設(shè)備的發(fā)展,位于網(wǎng)絡(luò)邊緣的設(shè)備將會變得更加靈巧,更加迎合網(wǎng)絡(luò)發(fā)展的需要,在網(wǎng)絡(luò)設(shè)備上越來越多地引入了網(wǎng)絡(luò)處理器.我們實驗室和Intel建立了聯(lián)合實驗室,在此基礎(chǔ)上,我們要把網(wǎng)絡(luò)處理器評估板硬件上,運行軟件,使其成為路由器,首先要加載的就是網(wǎng)絡(luò)路由協(xié)議.由于Linux的開放源代碼,所以我們決定采用Linux做嵌入式系統(tǒng),在上面運行zebra的路由協(xié)議.Zebra是linux上面的開放源代碼的路由軟件.
標(biāo)簽： FPGA 協(xié)議 網(wǎng)絡(luò)處理器
上傳時間： 2013-07-08
上傳用戶：yhm_all
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時間： 2013-06-14
上傳用戶：夢雨軒膂
·目 錄第一篇 良弓之子，必學(xué)為箕(框架) ~禮記.學(xué)記~第 1 章 認(rèn)識應(yīng)用框架, 141.1 何謂應(yīng)用框架1.2 框架的起源1.3 框架的分層1.4 框架的「無用之用」效果1.5 框架與OS 之關(guān)係：常見的迷思第 2 章 應(yīng)用框架魅力的泉源：反向溝通, 312.1 前言2.2 認(rèn)識反向溝通2.3 主
標(biāo)簽： Android 架構(gòu) 程式設(shè)計
上傳時間： 2013-05-23
上傳用戶：181992417
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
