本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協議的解析，對對象存儲系統整體性能提升有重要意義。基于SoPC(片上可編程系統)技術，在FPGA(現場可編程門陣列)上實現的對象存儲控制器，具有功能配置靈活，調試方便，成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口，包含處理器模塊、內存模塊、Flash模塊等核心組成部分，提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略，并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案，Virtex-4內嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計，包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制，通過了設計規則檢查，生成了網表用作下一步設計工作的交付文件。
上傳時間： 2013-04-24
上傳用戶：lijinchuan
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-06-12
上傳用戶：mqien
隨著以太網技術的不斷發展，網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統的內部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發環境和驗證工具，同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器，實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連，也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核，為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時，為與其它WS接口的控制器實現直接互連創造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
上傳時間： 2013-07-17
上傳用戶：bruce
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
隨著科學技術的發展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺，使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上，以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎，提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數據結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現。實驗結果表明，在保證系統誤識率較低、可靠性高的基礎上，大大提高了系統的執行速度； 3、改變了傳統的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統的誤識率； 4、改進了傳統的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術，開發了后臺指紋特征匹配服務系統，實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明，本文所提出的系統構架方案有效可行，基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢，擁有廣闊的發展前景。
上傳時間： 2013-08-04
上傳用戶：laozhanshi111
本文提出了一種基于SOPC 片上可編程的全數字化步進電機控制系統，本系統是以 FPGA 為核心控制器件，將驅動邏輯功能模塊和控制器成功地集成在FPGA 上實現，充分 發揮了硬件邏輯電路對數字信號高速的并行處理能力，可以使步進電機繞組電流細分達到 4096，且細分數可以自動調節，極大地提高了控制精度和驅動器的集成度，減小了驅動器 體積。
上傳時間： 2013-05-21
上傳用戶：pei5
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
在合成孔徑雷達的研究和研制工作中，合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號，采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析，在對點目標回波信號模型分析研究的基礎上，對點目標原始回波數據進行模擬并做了成像驗證，從而為硬件實現提供了正確的信號模型；針對傳統的“波形存儲直讀法”方案，即在計算機平臺上用模擬軟件產生原始回波數據并存儲，再通過計算機接口實現數據傳輸，最后完成數模轉換產生視頻信號這一過程，分析指出該方案在實現高分辨率時的速度和容量瓶頸。 針對具體的設計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現研究，指出FPGA實時生成點目標原始回波數據是其實現的核心；針對這一核心問題，充分利用現代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優良性能和豐富資源，在時間上采用同步流水結構、空間上采用并行陣列形式，將速度和容量問題統一為數據的高速生成問題；給出了系統總體設計思想，該方案不需要大容量存儲器單元，大大減少模擬器復雜度；對原始回波數據實時生成模塊的各主要單元給出了結構并進行了仿真，結果表明FPGA可以滿足課題設計要求；同時，對該模擬器片上系統的實現、增強人機交互性，給出了人機界面的設計思路。 分析指出了點目標原始回波數據實時生成模塊通過并行擴展即可實現多點目標的原始回波數據實時生成；最后對復雜場景目標模擬器的實現進行了構思，指出了傳統方案在改進的基礎上實現高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現高分辨率合成孔徑雷達原始回波數據實時生成的思想，為國內業界在此方向做了一些理論和實踐上的有益探索，對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間： 2013-04-24
上傳用戶：阿四AIR
