DSP28335程序，使用片上SCI口進行串行通訊。包括發(fā)送和接受
上傳時間： 2022-06-21
上傳用戶：
隨著FPGA技術的發(fā)展，在FPGA上實現(xiàn)片上系統(tǒng)在技術上已經(jīng)可能。基于FPGA片上系統(tǒng)開發(fā)已成為目前FPGA應用的一個熱點。但是基于FPGA片上系統(tǒng)對使用者的知識要求比較高，使用流程比較復雜，參考資料不多。成為目前開發(fā)者應用的瓶頸。本書針對基于FPGA片上系統(tǒng)開發(fā)的核心，用戶IP的開發(fā)，并結合XILINX的嵌入式開發(fā)工具EDK，詳細講解了怎么去開發(fā)和調(diào)試客戶自己的用戶硬件外設（用戶IP），使得開發(fā)者可以很快地熟練使用EDK，進行自己的片上系統(tǒng)開發(fā)。書中內(nèi)容主要針對嵌入式用戶硬件外設的開發(fā)流程和調(diào)試方法，不涉及開發(fā)語言的細節(jié)。在使用本書前必須熟練掌握硬件描述語言。本書基于XILINX的嵌入式開發(fā)平臺，講解了嵌入式系統(tǒng)的基本概念：FPGA原理和MicroBlaze處理器和最新的多端口內(nèi)存控制器（MPMC）。以基于3個不同總線和接口的試驗，詳細講述了怎樣開發(fā)用戶自定義IP。本書前三章以基本概念介紹為主。后四章以試驗為主，分別介紹了在XILINX嵌入式開發(fā)平臺上常用接口上用戶IP開發(fā)的實現(xiàn)：第4章是介紹了EDK工具的使用流程；第5章是PLB總線的用戶IP的開發(fā)；第6章是FSL總線的用戶IP的開發(fā)；第7章是多端口內(nèi)存控制器（mpmc）中NPI接口的用戶IP的開發(fā)。
標簽： xilinx fpga 嵌入式系統(tǒng)
上傳時間： 2022-07-28
上傳用戶：
C8051F單片機是完全集成的混合信號系統(tǒng)級芯片（SOC），具有與8051完全兼容的指令內(nèi)核，該單片機采用流水線處理技術，能在執(zhí)行指令期間預處理下一條指令，提高了效率。而且大部分型號的C8051F單片機，片內(nèi)集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬和數(shù)字外設及其他功能部件，內(nèi)置FLASH程序存儲器和RAM數(shù)據(jù)存儲器，部分芯片上還集成了外部數(shù)據(jù)存儲器，即XRAM。C8051F單片機具有片內(nèi)調(diào)試電路，通過4腳的JTAG接口可以進行非侵入式、全速的在系統(tǒng)調(diào)試。下表為C8051F系列具有代表性的型號的主要特性:
標簽： C8051F020 SOC 片上系統(tǒng) 單片機
上傳時間： 2013-10-29
上傳用戶：781354052
隨著計算機和自動化測量技術的日益發(fā)展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計算機輔助設計技術發(fā)展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺，用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點，大大推動了數(shù)字系統(tǒng)設計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網(wǎng)絡的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)問題。論文完成了以FPGA結構為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設計，進行信號的采集和遠程網(wǎng)絡監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于uClinux操作系統(tǒng)的設備驅動程序設計和應用程序設計。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉換控制器等數(shù)字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設計實現(xiàn)了平臺上的ADC設備驅動程序和數(shù)據(jù)采集應用程序。并通過修訂內(nèi)核，實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
常用的實時數(shù)字信號處理的器件有可編程的數(shù)字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發(fā)展,使用FPGA來實現(xiàn)數(shù)字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現(xiàn)高速數(shù)字信號處理,突破了并行處理、流水級數(shù)的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內(nèi)外從事數(shù)字信號處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號處理的基本模塊之一。本論文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究,所做的主要工作如下： 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實現(xiàn)算法,并對其進行了詳細的討論。針對分布式算法中查找表規(guī)模過大的缺點,采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統(tǒng)要求為：定點16位輸入、定點12位系數(shù)、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規(guī)模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設計的靈活性。
標簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-06
上傳用戶：June
電路如果存在不穩(wěn)定性因素，就有可能出現(xiàn)振蕩。本文對比分析了傳統(tǒng)LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結果在Cadence平臺基上于CSMC0.5um工藝對電路進行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz
標簽： LDO 無片外電容 穩(wěn)定性分析
上傳時間： 2014-12-24
上傳用戶：wangjin2945
對於集成電路而言，汽車是一種苛刻的使用環(huán)境，這裡，引擎罩下的工作溫度範圍可寬達 -40°C 至 125°C，而且，在電池電壓總線上出現(xiàn)大瞬變偏移也是預料之中的事
標簽： 集成 電流檢測 保護 汽車系統(tǒng)
上傳時間： 2013-11-20
上傳用戶：zhaiye
盡量朝“單片”方向設計硬件系統(tǒng)。系統(tǒng)器件越多，器件之間相互干擾也越強，功耗也增大，也不可避免地降低了系統(tǒng)的穩(wěn)定性。隨著單片機片內(nèi)集成的功能越來越強，真正的片上系統(tǒng)SoC已經(jīng)可以實現(xiàn)，如ST公司新近推出的μPSD32××系列產(chǎn)品在一塊芯片上集成了80C32核、大容量FLASH存儲器、SRAM、A/D、I/O、兩個串口、看門狗、上電復位電路等等。
標簽： 方向 器件 硬件系統(tǒng)
上傳時間： 2014-12-04
上傳用戶：asasasas
用C51實現(xiàn)的拼音輸入法,這是改寫的網(wǎng)友 embuffalo、獨步上載在www.21ic.com自由發(fā)布區(qū)的由張凱原作的51上的拼音輸入法程序。 原作使用了一個二維數(shù)組用以查表，我認為這樣比較的浪費空間，而且每個字表的索引地址要手工輸入，效率不高。所以我用結構體將其改寫了一下。就是大家現(xiàn)在看到的這個。 因為代碼比較的大，共有6,000多漢字，這樣就得要12,000 byte來存放GB內(nèi)碼，所以也是沒辦法的 :-( 編譯結果約為3000h,因為大部分是索引表，代碼優(yōu)化幾乎無效。 在Keil C里仿真芯片選用的是華邦的W77E58，它有32k ROM, 256B on-chip RAM, 1K on-chip SRAM (用DPTR1指針尋址,相當于有1K的片上xdata)。條件有限，沒有上片試驗，仿真而已。 打算將其移植到AVR上，但CodeAVRC與IAR EC++在結構體、指針的定義使用上似乎與C51不太一樣，現(xiàn)在還未搞定。還希望在這方面有經(jīng)驗的網(wǎng)友能給予指導。
上傳時間： 2014-01-26
上傳用戶：semi1981
硬盤FAT文件系統(tǒng)原理的詳細分析 硬盤由很多盤片(platter)組成，每個盤片的每個面都有一個讀寫磁頭。如果有N個盤片。 就有2N個面，對應2N個磁頭(Heads)，從0、1、2開始編號。每個盤片被劃分成若干個同心圓磁道(邏輯上的，是不可見的。)每個盤片的劃分規(guī)則通常是一樣的。這樣每個盤片的半徑均為固定值R的同心圓再邏輯上形成了一個以電機主軸為軸的柱面(Cylinders)，從外至里編號為0、1、2⋯ ⋯ 每個盤片上的每個磁道又被劃分為幾十個扇區(qū)(Sector)，通常的容量是512byte，并按照一定規(guī)則編號為1、2、3⋯ ⋯ 形成Cylinders×Heads×Sector個扇區(qū)。這三個參數(shù)即是硬盤的物理參數(shù)。我們下面的很多實踐需要深刻理解這三個參數(shù)的意義。
標簽： platter FAT 硬盤 文件系統(tǒng)
上傳時間： 2013-12-05
上傳用戶：集美慧
