在圖像處理及檢測系統(tǒng)中，實時性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測技術及方法的基礎上，應用嵌入式系統(tǒng)設計和圖像處理技術，以交通信息視頻檢測系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測技術的研究與應用，通過系統(tǒng)仿真驗證了基于FPGA架構的圖像并行處理和檢測系統(tǒng)具有較高的實時處理能力，能夠準確并穩(wěn)定地檢測出運動目標的信息?？梢奆PGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內容有： 1．分析研究了視頻圖像檢測技術，針對傳統(tǒng)基于PC構架和DSP處理器的視頻檢測系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實時性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設計方案。 2．應用模塊化的硬件設計方法，構建了新一代嵌入式視頻檢測系統(tǒng)的硬件平臺。該系統(tǒng)由異步FIFO模塊、圖像空間轉換模塊、SRAM幀存控制模塊、圖像預處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸?shù)膯栴}，并為以后系統(tǒng)功能的擴展奠定了良好的基礎。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點的基礎上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現(xiàn)結構圖，應用VHDL硬件描述語言編程、實現(xiàn)，仿真結果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運算速度，增強了檢測系統(tǒng)的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結合嵌入式系統(tǒng)處理技術，在FPGA系統(tǒng)上研究設計了這些算法的硬件實現(xiàn)結構，用VHDL語言實現(xiàn)，并對各個模塊及相應算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗證是整個FPGA設計流程中最重要的步驟，針對現(xiàn)有仿真工具用手動設置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(TestBench)方法解決系統(tǒng)輸入源仿真問題，用TEXTIO程序包設計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統(tǒng)的仿真結果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測試結果的分析與調試。系統(tǒng)測試的結果表明，運動目標的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測技術，針對FPGA技術的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺上仿真實現(xiàn)，仿真結果達到預期目標。本文的研究對智能化交通監(jiān)控系統(tǒng)的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設計和FPGA實現(xiàn)，包括系統(tǒng)架構設計、方案論證及仿真、算法實現(xiàn)、結果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達數(shù)字脈沖壓縮系統(tǒng)的主要研究內容，關鍵技術及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設計與實現(xiàn)的要求，最后給出了本文的主要研究內容。 第二章敘述了線性調頻信號脈沖壓縮的基本原理，對系統(tǒng)設計的實現(xiàn)方法進行了實時性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結構化設計方面將本系統(tǒng)劃分為三個部分：輸入部分、脈壓計算部分、輸出部分，并在流程圖中對各部分所要實現(xiàn)的功能做了介紹。 第四章首先總結了數(shù)字脈沖壓縮的實現(xiàn)途徑；提出了基于自定制浮點數(shù)據(jù)格式和分時復用蝶型結構的數(shù)字脈沖壓縮系統(tǒng)設計思想，對其關鍵技術進行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細的描述，設計了具體的結構和電路。 第六章針對系統(tǒng)的測試驗證，提出面向SOC的模塊驗證和系統(tǒng)軟硬協(xié)同驗證的驗證策略。通過Link for Modelsim工具，實現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實用性。滿足設計的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動態(tài)范圍大、處理精度高、處理能力強、體積小、重量輕、實時性好的優(yōu)點，為設計高性能的現(xiàn)代雷達信號處理系統(tǒng)提供了可靠的保證。
上傳時間： 2013-07-01
上傳用戶：lingduhanya
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術，設計了一種便攜式的振動頻譜分析儀，用于旋轉機械的故障監(jiān)測和診斷。以SOPC技術為手段，將信號采集和信號處理電路通過可編程片上系統(tǒng)來實現(xiàn)，其特點是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設計，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機械、汽車車輛中都存在諸如發(fā)動機類的旋轉機械，這類設備的異常振動往往會影響正常工作，嚴重時還會出現(xiàn)各種重大事故，該分析儀可以實時地或定期地對發(fā)動機、齒輪箱等旋轉機械進行振動頻譜分析和監(jiān)測，運用于民用機械能產(chǎn)生非常好的經(jīng)濟效益。 該論文從四個方面進行了研究工作。其一，利用FPGA對ADC芯片的工作進行控制，使其在規(guī)定的時間內與DSP模塊進行數(shù)據(jù)交換，并對ADC各引腳時序進行控制，使兩者協(xié)調同步工作，編制了相應的VHDL語言程序。其二，采用SOPC Builder設計開發(fā)，實現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設計產(chǎn)生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強大功能進行DSP模塊設計，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級的能力。由于整個設計是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點，包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點，極易使設計產(chǎn)品化。
上傳時間： 2013-04-24
上傳用戶：amandacool
當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產(chǎn)權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發(fā)調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設計流程后，依據(jù)調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現(xiàn)方案，模塊化的設計方法大大縮短了調制解調器的開發(fā)周期。 在SOPC技術開發(fā)調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調試成功后，經(jīng)過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-05-28
上傳用戶：koulian
隨著科學技術的發(fā)展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統(tǒng)，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應用情況的基礎上，以網(wǎng)絡技術、數(shù)據(jù)庫技術、指紋識別技術和嵌入式系統(tǒng)技術為理論基礎，提出了一種有效可行的系統(tǒng)架構方案。對指紋識別技術中各個環(huán)節(jié)的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統(tǒng)的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數(shù)據(jù)結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進了傳統(tǒng)的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數(shù)據(jù)庫技術和網(wǎng)絡技術，開發(fā)了后臺指紋特征匹配服務系統(tǒng)，實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結果表明，本文所提出的系統(tǒng)構架方案有效可行，基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴展性等方面具有獨特的優(yōu)勢，擁有廣闊的發(fā)展前景。
標簽： FPGA 嵌入式 指紋識別 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：15528028198
視頻圖像處理的應用越來越廣泛，各種處理算法也日趨成熟，相關的硬件技術不斷地推陳出新。視頻圖像處理系統(tǒng)的硬件實現(xiàn)一般來說有三種方式：數(shù)字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific Integrated Circuit)和現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array)以及相關電路組成。最近幾年，隨著電子設計自動化(Electronic Design Automation)技術的迅速發(fā)展，使得基于FPGA的可編程片上系統(tǒng)(System On a Programmable Chip)逐漸成為嵌入式系統(tǒng)。應用的一種趨勢。特別地，在視頻圖像處理系統(tǒng)設計中，數(shù)據(jù)量大，要求處理速度快，靈活性高，F(xiàn)PGA有其獨特的優(yōu)勢。鑒于此，本文對基于FPGA和SOPC技術的視頻圖像處理系統(tǒng)進行了研究。 本文介紹了Xilinx公司FPGA的結構和功能特點，以及可編程片上系統(tǒng)的開發(fā)工具和片內系統(tǒng)設計流程。根據(jù)視頻信號的相關知識，編寫了視頻圖像處理IP核，構建了視頻圖像處理系統(tǒng)。整個系統(tǒng)以FPGA為核心器件，內嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實現(xiàn)了對視頻圖像信號的采集、處理、存儲和顯示。 本文最后對系統(tǒng)進行了調試。經(jīng)過實驗驗證，系統(tǒng)能正確和可靠地工作。整個系統(tǒng)的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應用。
標簽： 視頻圖像 處理系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：kaka
信號與信息處理是信息科學中近幾年來發(fā)展最為迅速的學科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿?；贔PGA的設計可以在系統(tǒng)可再編程及在系統(tǒng)調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發(fā)板的設計與實現(xiàn)。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現(xiàn)有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發(fā)設計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間： 2013-06-07
上傳用戶：2525775
[Atmel 8051 Microcontrollers Hardware Manual]Atmel公司的8051微處理器的硬件手冊，分兩個部分，第一部分詳細描述了51核單片機匯編指令系統(tǒng)，第二部分描述片上硬件特性。對于初學者是個很好的參考。
上傳時間： 2013-06-16
上傳用戶：gaome
LT8900是LDT公司生產(chǎn)的一款低成本，高集成度的2.4GHZ的無線收發(fā)芯片，片上集成發(fā)射機，接收機，頻率綜合器，GFSK調制解調器。發(fā)射機支持功率可調，接收機采用數(shù)字擴展通信機制，在復雜環(huán)境和強干擾條件下，可以達到優(yōu)良的收發(fā)性能。外圍電路簡單，只需搭配MCU以及少數(shù)外圍被動器件。LT8900傳輸GFSK信號，發(fā)射功率約為2dBm，最大可以到6dBm。接收機采用低中頻結構，接收靈敏度可以達到-87dBm。數(shù)字信道能量檢測可以隨時監(jiān)控信道質量。 片上的發(fā)射接收FIFO寄存器可以和MCU進行通信，存儲數(shù)據(jù)，然后以1Mbps數(shù)據(jù)率在空中傳輸。它內置了CRC，F(xiàn)EC，auto-ack和重傳機制，可以大大簡化系統(tǒng)設計并優(yōu)化性能。 數(shù)字基帶支持4線SPI和2線I2C接口，此外還有Reset，Pkt_flag, Fifo_flag三個數(shù)字接口。 為了提高電池使用壽命，芯片在各個環(huán)節(jié)都降低功耗，芯片最低工作電壓可以到1.9V，在保持寄存器值條件下，最低電流為1uA。 芯片有QFN24 4*4mm和SSOP16封裝，都符合RoHS標準。
上傳時間： 2013-04-24
上傳用戶：kirivir
隨著嵌入式系統(tǒng)的流行，可編程邏輯門陣列(FPGA)作為片上系統(tǒng)的應用范圍越來越廣。隨著FPGA的規(guī)模越來越大，引腳分配對頻率的影響越來越大。 本文系統(tǒng)的闡述了FPGA的發(fā)展歷史，分析比較了國內外的發(fā)展狀況和發(fā)展趨勢...
上傳時間： 2013-07-17
上傳用戶：miaochun888
