心血管疾病是威脅人類健康的主要疾病之一，而心電圖檢測是診斷心臟病變的有效手段。心電數據的高效采集和實時傳輸成為心電檢測的基礎，因此，設計一種性能可靠、價格低廉、體積較小的心電采集與遠程傳輸系統將對心血管疾病的檢測和預防具有重要意義。 本文在對心電信號采集技術和以太網傳輸技術進行深入研究的基礎上，設計實現了一款基于ARM的心電信號采集與以太網傳輸系統。該系統前端是利用AD620、LM324、ADOP07等器件設計的信號調理電路，該電路實現了心電信號的高質量提取；系統的關鍵電路是以32位ARM7TDMI-S微控制器LPC2210為核心，并結合以太網控制芯片RTL8019AS、Flash SST39VF160和SRAM IS61LV25616AL設計的A/D轉換模塊和以太網接口模塊，它構建了數據采集和傳輸的硬件基礎；此外，論文還完成了μC/OS-II操作系統在LPC2210上的移植，并實現了系統TCP/IP協議棧；最后，采用了多任務化方式設計了系統應用程序。 通過遠端上位機應用軟件測試表明，本系統實現了心電信號的采集與傳輸，達到了遠程監控心電信號的目的，且運行穩定可靠。
上傳時間： 2013-06-15
上傳用戶：y562413679
二維條碼的識別和RFID技術是當今最主要的自動識別技術，分別適用于不同場合，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應用于物流、公共交通、倉儲、車輛識別等領域。 本文以RFID和條碼技術為基礎，設計出了一種新的應用模式：將RFID技術和條碼技術與可移動的智能終端相結合，移動智能終端設備作為RFID模塊和二維條碼掃描模塊的載體，RFID模塊和二維條碼掃描模塊作為數據的采集主體，將采集到的數據傳送給后臺數據庫，實現對RFID標簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5．0操作系統為平臺，具有可擴展功能的特性，支持基于WinCE開發的第三方軟件的使用，縮短了開發周期。 本文針對手持式設備的特點和實際要求，對終端軟硬件系統整體結構進行了規劃，在研究了基于ARM9體系結構的Samsung S3C2440A處理器的基礎上，完成了時鐘電路、包括Nand Flash和SDRAM的存儲器電路、RFID讀寫模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設計，并利用Platform Builder工具定制了適用于終端的WinCE操作系統。最后提出了設計的不足和改進之處。
上傳時間： 2013-06-08
上傳用戶：zhoujunzhen
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統，所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展，每個邏輯器件中門電路的數量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊，設計成可修改參數的模塊，讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規模越來越大，設計越來越復雜，使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點，主要針對以下三個方面研究： (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器，搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系，實現了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核，實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。
上傳時間： 2013-04-24
上傳用戶：1417818867
隨著信息技術和計算機技術的飛速發展，數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
上傳時間： 2013-04-24
上傳用戶：stampede
memtool是Infineon提供的編程工具，可以對C500/C800/C166/XC166/TriCore等所有現有產品進行編程，包括片內存儲器編程和外部Flash編程。
上傳時間： 2013-06-06
上傳用戶：moonkoo7
數字信號發生器是數字信號處理中不可缺少的調試設備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設計專用的數字信號發生器，用以達到發送雷達信號的要求。在本文中提出了使用PCI接口的專用數字信號發生器方案。 該方案的目標是能夠采錄雷達信號，把信號發送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發生器具有發送信號的功能，可以把不同形式的信號文件發送到檢測端口，用于設備調試。 在本文中系統設計主要分為硬件和軟件兩個方面來介紹： 硬件部分采用了FPGA邏輯設計加上外圍電路來實現的。在硬件設計中，最主要的是FPGA邏輯設計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數據的功能。 在本文中軟件部分包括驅動軟件和應用軟件。驅動軟件采用PLXSDK驅動開發，通過控制PCI總線完成數據的采錄和發送。應用軟件中包括數據提取和數據發送，采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數據傳輸的要求，達到SPI傳輸的速度要求，能夠完成航跡提取，以及數據傳輸。
上傳時間： 2013-07-03
上傳用戶：xzt
H.264視頻編解碼標準以其高壓縮比、高圖像質量、良好的網絡適應性等優點在數字電視廣播、網絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內預測的速度，對于實時性要求較高的場合具有重大的意義。為此，論文在總結國內外相關研究的基礎上，針對H.264幀內預測的軟件實現具有運算量大、實時性差等缺點，提出了一種基于FPGA的高并行、多流水線結構的幀內預測算法的硬件實現。 論文在詳細闡述H.264幀內預測編碼技術的基礎上，分析了17種預測模式算法，通過Matlab仿真建模，直觀地給出了預測模式的預測效果，并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響，以此為根據對幀內預測模式進行裁剪。接著論文提出了基于FPGA的幀內預測系統的設計方案，將前段采集劍的RGB圖像通過色度轉換模塊轉換成YCbCr圖像，存入片外SDRAM中，控制模塊負責讀寫數掘送入幀內預測模塊進行處理。幀內預測模塊中，采用一種并行結構的可配置處理單元，即先求和再移位最后限幅的電路結構，來計算各預測模式下的預測值，極大地減小了預測電路的復雜度。針對預測模式選擇算法，論文采用多模式并行運算的方法，即多個結構相同的殘差計算模塊，同時計算各種預測模式對應的SATD值，充分發揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設計提高硬件的工作效率。最后，論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。 整個幀內預測系統被劃分成多個功能模塊，采用層次化、模塊化的設計思想，并采用流水線結構和乒乓操作來提高系統的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計，由Modelsim仿真和集成開發環境ISE9.1綜合。仿真與綜合結果表明，系統時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎上，能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統進行了有益的探索，具有一定的實用價值。
上傳時間： 2013-07-21
上傳用戶：ABCD_ABCD
設計了一個嵌入式語音識別系統，該系統硬件平臺以ADSP-BF531為核心，采用離散隱馬爾可夫模型(DHMM)檢測和識別算法完成了對非特定人的孤立詞語音識別。試驗結果表明，該系統對非特定人短詞匯的綜合識別率在90%以上。該系統具有小型、高速、可靠以及擴展性好等特點;可應用于許多特定場合，有很好的市場前景。文中講述了該系統CODEC、片外RAM、ROM以及CPLD等與DSP的接口設計，語音識別運用的矢量量化、Mel倒譜參數、Viterbi等有關算法及其實際應用效果。
上傳時間： 2013-10-28
上傳用戶：rolypoly152
提出了一種改進的基于直接頻率合成技術（DDS）的任意波形發生器在現場可編程門陣列（FPGA）上的實現方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數據寫入片外存儲器，當調用時再將相應的數據移入FPGA的片上RAM，取代分區塊的將所有類型波形數據同時存儲在片上RAM中的傳統方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數據和尋址地址值進行處理，實現了以1/4的數據量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設計方案的5%。經驗證，這種改進方法正確可行，能夠大大降低開發成本。
上傳時間： 2013-12-25
上傳用戶：日光微瀾
利用RC高通電路的思想，針對LDO提出了一種新的瞬態增強電路結構。該電路設計有效地加快了LDO的瞬態響應速度，而且瞬態增強電路工作的過程中，系統的功耗并沒有增加。此LDO芯片設計采用SMIC公司的0.18 μm CMOS混合信號工藝。仿真結果表明：整個LDO是靜態電流為3.2 μA；相位裕度保持在90.19°以上；在電源電壓為1.8 V，輸出電壓為1.3 V的情況下，當負載電流在10 ns內由100 mA降到50 mA時，其建立時間由原來的和28 μs減少到8 μs；而在負載電流為100 mA的條件下，電源電壓在10 ns內，由1.8 V跳變到2.3 V時，輸出電壓的建立時間由47 μs降低為15 μs。
上傳時間： 2013-12-20
上傳用戶：niumeng16
