高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。 絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
本文介紹了一種采用單片FPGA 芯片進行出租車計費器的設計方法，主要闡述如何使用新興的EDA 器件取代傳統的電子設計方法，利用FPGA 的可編程性，簡潔而又多變的設計方法，縮短了研發周期，同時使出租車計費器體積更小功能更強大。本設計不僅實現了出租車計費器所需的一些基本功能，同時考慮到出租車行業的一些特殊性，更注重了把一些新的思路加入到設計中。主要包括采用了FPGA 芯片，使用VHDL 語言進行編程，使其具有了更強的移植性，更加利于產品升級；利用LCD 液晶顯示取代了傳統的LED顯示，使其在顯示時更靈活多變，可以按需要改變顯示內容而不拘泥于硬件； 靈活的計價標準設定使得油價波動等成本因數和出租車價格聯動成為可能； 同時也增加了統計功能、密碼設定、超速警報、路橋費等新的功能使得本設計更加具有實用價值。
上傳時間： 2013-05-25
上傳用戶：wyc199288
數字電視近年來飛速發展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中，研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現，以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景，概述了數字電視前端系統的組成結構與關鍵技術，以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構，并且從理論上闡述了復用器設計的關鍵技術：PSI重組和PCR調整。接著詳細說明了如何運用創新思路，采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案，并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結，并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案，將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計，而且實現了穩定，高速，低成本，可擴展性強的復用器系統。
上傳時間： 2013-06-02
上傳用戶：gtzj
這篇論文在系統分析國內外雷達伺服控制系統研究現狀的基礎上，選定以ARM為內核的基于ARM+FPGA的雷達伺服控制器為研究對象。 首先，根據雷達伺服控制系統功能要求與性能指標，進行系統的硬件設計：選擇基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作為主控芯片，ARM與FPGA的連接形式采用中斷+存儲器的形式；將ARM與FPGA上多余的引腳引出作為將來升級的需要；還畫出ARM+FPGA的雷達伺服控制器的系統圖并制作了PCB板。 其次，選用PID對伺服系統進行控制，模糊神經網絡綜合了模糊控制和神經網絡的優點，并利用模糊神經網絡算法對PID參數進行在線調整。用Matlab7.1進行仿真，其結果表明：該控制算法對系統具有良好的控制效果，性能較常規PID得到較大改善。 最后，根據FPGA在伺服系統主要任務，用VHDL語言和原理圖在FPGA芯片中分別編制實現DAC0832接口控制功能、光電編碼器與脈沖發生電路的程序代碼；并在Quartus II6.0環境下通過仿真，且得到仿真的波形符合系統功能要求。采用C語言編寫在ARM中實現模糊神經網絡PID控制算法的代碼，通過CodeWarrior for ARM的編譯無誤后，生成可執行文件.axf,，調用AXD進行在線仿真調試。仿真結果表明：模糊神經網絡PID算法對伺服系統能夠進行有效控制。 結果表明：ARM作為伺服控制器的內核，其性價比與集成度高：用FPGA芯片實現接口電路使伺服控制器的可靠性高、速度快、可配置及連接方式靈活。因此采用基于ARM+FPGA的雷達伺服控制器，提高了系統的開放性、實時性、可靠性，降低了系統功耗，具有重要的應用價值。
上傳時間： 2013-06-30
上傳用戶：Ruzzcoy
由于永磁伺服電機具有轉子轉動慣量 小，響應速度快，效率高，功率密度高，電機體積小，消除電刷而減少噪音和維護等其他電機難以比擬的優點，在高性能位置伺服領域，尤其為伺服電機組成的伺服系統應用越來越廣泛。 永磁無刷電機有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機的伺服系統 目前實現永磁同步電動機的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實現位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅動要求，基于fpga技術開發出了完整的閉環電流控制和速度控制的伺服系統單片解決方案—irmck201。本文就是基于這種數字運動控制芯片，設計了dsp和irmck201的交流伺服控制系統。該系統具有性能優越，結構簡單，編程任務小，開發周期短等優點，對其他交流位置伺服控制系統也具有很好的推廣意義。
上傳時間： 2013-06-07
上傳用戶：zgu489
目前，在伺服控制系統中，通常采用三相電壓型逆變器來驅動伺服電機。橋式電路中為避免同一橋臂開關器件的直通現象, 必須插入死區時間。死區時間和開關器件的非理想特性往往會造成輸出電壓、電流的畸變，從而造成電機轉矩的脈動，影響系統工作性能。因此，必須對電壓型逆變器中的死區效應進行補償。
上傳時間： 2013-04-24
上傳用戶：萌萌噠小森森
ISO和ITU-T制定的一系列視頻編碼國際標準的推出，開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上，綜合出各種標準中實現途徑的共性和優勢，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點，建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后，就可作為專用視頻壓縮編碼器進行門級電路設計的原型，構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景，通過使用離散余弦變換和熵編碼，對運動圖像從空間上進行壓縮編碼，使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時，系統的設計將解碼的工作量大幅度降低，功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合，滿足工程樣機的前期研發需要。
上傳時間： 2013-04-24
上傳用戶：xiangwuy
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛，在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點，在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性，可靠性，同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用，FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現方案，詳細分析了譯碼器的ME算法和改進BM算法的實現，針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案，在譯碼器復雜度和延時上作了折衷，降低了譯碼器的復雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率，節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
