C8051F040/1/2/3/4/5/6/7混合信號(hào)ISP FLASH 微控制器數(shù) 據(jù) 手 冊 C8051F04x 系列器件是完全集成的混合信號(hào)片上系統(tǒng)型MCU，具有64 個(gè)數(shù)字I/O 引腳（C8051F040/2/4/6）或32 個(gè)數(shù)字I/O 引腳（C8051F041/3/5/7），片內(nèi)集成了一個(gè)CAN2.0B 控制器。下面列出了一些主要特性；有關(guān)某一產(chǎn)品的具體特性參見表1.1。 高速、流水線結(jié)構(gòu)的8051 兼容的CIP-51 內(nèi)核（可達(dá)25MIPS） 控制器局域網(wǎng)（CAN2.0B）控制器，具有32 個(gè)消息對象，每個(gè)消息對象有其自己的標(biāo)識(shí) 全速、非侵入式的在系統(tǒng)調(diào)試接口（片內(nèi)） 真正12 位（C8051F040/1）或10 位（C8051F042/3/4/5/6/7）、100 ksps 的ADC，帶PGA 和8 通道模擬多路開關(guān) 允許高電壓差分放大器輸入到12/10 位ADC（60V 峰-峰值），增益可編程 真正8 位500 ksps 的ADC，帶PGA 和8 通道模擬多路開關(guān)（C8051F040/1/2/3） 兩個(gè)12 位DAC，具有可編程數(shù)據(jù)更新方式（C8051F040/1/2/3） 64KB（C8051F040/1/2/3/4/5）或32KB（C8051F046/7）可在系統(tǒng)編程的FLASH 存儲(chǔ)器 4352（4K+256）字節(jié)的片內(nèi)RAM 可尋址64KB 地址空間的外部數(shù)據(jù)存儲(chǔ)器接口 硬件實(shí)現(xiàn)的SPI、SMBus/ I2C 和兩個(gè)UART 串行接口 5 個(gè)通用的16 位定時(shí)器 具有6 個(gè)捕捉/比較模塊的可編程計(jì)數(shù)器/定時(shí)器陣列 片內(nèi)看門狗定時(shí)器、VDD 監(jiān)視器和溫度傳感器具有片內(nèi)VDD 監(jiān)視器、看門狗定時(shí)器和時(shí)鐘振蕩器的C8051F04x 系列器件是真正能獨(dú)立工作的片上系統(tǒng)。所有模擬和數(shù)字外設(shè)均可由用戶固件使能/禁止和配置。FLASH 存儲(chǔ)器還具有在系統(tǒng)重新編程能力，可用于非易失性數(shù)據(jù)存儲(chǔ)，并允許現(xiàn)場更新8051 固件。片內(nèi)JTAG 調(diào)試電路允許使用安裝在最終應(yīng)用系統(tǒng)上的產(chǎn)品MCU 進(jìn)行非侵入式（不占用片內(nèi)資源）、全速、在系統(tǒng)調(diào)試。該調(diào)試系統(tǒng)支持觀察和修改存儲(chǔ)器和寄存器，支持?jǐn)帱c(diǎn)、觀察點(diǎn)、單步及運(yùn)行和停機(jī)命令。在使用JTAG 調(diào)試時(shí)，所有的模擬和數(shù)字外設(shè)都可全功能運(yùn)行。每個(gè)MCU 都可在工業(yè)溫度范圍（-45℃到+85℃）工作，工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號(hào)電壓。C8051F040/2/4/6 為100 腳TQFP 封裝（見圖1.1 和圖1.3的框圖）。C8051F041/3/5/7 為64 腳TQFP 封裝（見圖1.2 和圖1.4 的框圖）。
上傳時(shí)間： 2013-10-24
上傳用戶：hwl453472107
C8051Fxxx 系列單片機(jī)是完全集成的混合信號(hào)系統(tǒng)級(jí)芯片，具有與8051 兼容的微控制器內(nèi)核，與MCS-51 指令集完全兼容。除了具有標(biāo)準(zhǔn)8052 的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件。參見表1.1 的產(chǎn)品選擇指南可快速查看每個(gè)MCU 的特性。 MCU 中的外設(shè)或功能部件包括模擬多路選擇器、可編程增益放大器、ADC、DAC、電壓比較器、電壓基準(zhǔn)、溫度傳感器、SMBus/ I2C、UART、SPI、可編程計(jì)數(shù)器/定時(shí)器陣列（PCA）、定時(shí)器、數(shù)字I/O 端口、電源監(jiān)視器、看門狗定時(shí)器（WDT）和時(shí)鐘振蕩器等。所有器件都有內(nèi)置的FLASH 程序存儲(chǔ)器和256 字節(jié)的內(nèi)部RAM，有些器件內(nèi)部還有位于外部數(shù)據(jù)存儲(chǔ)器空間的RAM，即XRAM。C8051Fxxx 單片機(jī)采用流水線結(jié)構(gòu)，機(jī)器周期由標(biāo)準(zhǔn)的12 個(gè)系統(tǒng)時(shí)鐘周期降為1 個(gè)系統(tǒng)時(shí)鐘周期，處理能力大大提高，峰值性能可達(dá)25MIPS。C8051Fxxx 單片機(jī)是真正能獨(dú)立工作的片上系統(tǒng)（SOC）。每個(gè)MCU 都能有效地管理模擬和數(shù)字外設(shè)，可以關(guān)閉單個(gè)或全部外設(shè)以節(jié)省功耗。FLASH 存儲(chǔ)器還具有在系統(tǒng)重新編程能力，可用于非易失性數(shù)據(jù)存儲(chǔ)，并允許現(xiàn)場更新8051 固件。應(yīng)用程序可以使用MOVC 和MOVX 指令對FLASH 進(jìn)行讀或改寫，每次讀或?qū)懸粋€(gè)字節(jié)。這一特性允許將程序存儲(chǔ)器用于非易失性數(shù)據(jù)存儲(chǔ)以及在軟件控制下更新程序代碼。片內(nèi)JTAG 調(diào)試支持功能允許使用安裝在最終應(yīng)用系統(tǒng)上的產(chǎn)品MCU 進(jìn)行非侵入式（不占用片內(nèi)資源）、全速、在系統(tǒng)調(diào)試。該調(diào)試系統(tǒng)支持觀察和修改存儲(chǔ)器和寄存器，支持?jǐn)帱c(diǎn)、單步、運(yùn)行和停機(jī)命令。在使用JTAG 調(diào)試時(shí)，所有的模擬和數(shù)字外設(shè)都可全功能運(yùn)行。每個(gè)MCU 都可在工業(yè)溫度范圍（-45℃到+85℃）內(nèi)用2.7V-3.6V（F018/019 為2.8V-3.6V）的電壓工作。端口I/O、/RST 和JTAG 引腳都容許5V 的輸入信號(hào)電壓。
上傳時(shí)間： 2013-11-14
上傳用戶：jiangshandz
在正常操作期間，一次WDT 超時(shí)溢出將產(chǎn)生一次器件復(fù)位。如果器件處于休眠狀態(tài)，一次WDT超時(shí)溢出將喚醒器件，使其繼續(xù)正常操作（即稱作WDT 喚醒）。對WDTE 設(shè)置位清零可以永久性地關(guān)閉WDT。后分頻器分配完全是由軟件控制，即它可在程序執(zhí)行期間隨時(shí)更改。在例26-1 中，如果需要的預(yù)分頻值不是1:1，就不需要對OPTION_REG 寄存器做初始修改。如果需要的預(yù)分頻值是1:1，那么先向OPTION_REG 設(shè)置一個(gè)非1:1 的臨時(shí)預(yù)分頻值，在完成其它操作后，在最后修改OPTION_REG 時(shí)再設(shè)置1:1 的預(yù)分頻值。這樣操作，主要是因?yàn)闊o法知道TMR0 預(yù)分頻器的當(dāng)前計(jì)數(shù)值，而且分頻器更改后，該值將變?yōu)閃DT 后分頻器的當(dāng)前計(jì)數(shù)值，所以必須遵循示例中的代碼順序。如果沒有按照示例中的代碼順序改變OPTION_REG 寄存器，那么無法準(zhǔn)確得知WDT 復(fù)位前的時(shí)間。
標(biāo)簽： 看門狗定時(shí)器 看門狗 休眠模式
上傳時(shí)間： 2013-11-02
上傳用戶：674635689
什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)聯(lián)合測試行動(dòng)小組)是一種國際標(biāo)準(zhǔn)測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、 TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG最初是用來對芯片進(jìn)行測試的，基本原理是在器件內(nèi)部定義一個(gè)TAP（Test Access Port�測試訪問口）通過專用的JTAG測試工具對進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測試。JTAG測試允許多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對各個(gè)器件分別測試。現(xiàn)在，JTAG接口還常用于實(shí)現(xiàn)ISP（In-System rogrammable�在線編程），對FLASH等器件進(jìn)行編程。 JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對PSD芯片內(nèi)部的所有部件進(jìn)行編程 JTAG的一些說明 通常所說的JTAG大致分兩類，一類用于測試芯片的電氣特性，檢測芯片是否有問題；一類用于Debug；一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。 一個(gè)含有JTAG Debug接口模塊的CPU，只要時(shí)鐘正常，就可以通過JTAG接口訪問CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。 上面說的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實(shí)現(xiàn)的功能則由具體的軟件決定。 例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說明，設(shè)置RAM的基地址，總線寬度，訪問速度等等。有的SOC則還需要Remap，才能正常工作。運(yùn)行Firmware時(shí)，這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口，相關(guān)的寄存器可能還處在上電值，甚至?xí)r錯(cuò)誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設(shè)置RAM。在ADW中，可以在Console窗口通過Let 命令設(shè)置，在AXD中可以在Console窗口通過Set命令設(shè)置。
上傳時(shí)間： 2013-10-23
上傳用戶：aeiouetla
詳細(xì)介紹了DM9000A的芯片管腳功能，時(shí)序操作，寄存器設(shè)置等，是進(jìn)行網(wǎng)口通信的參考設(shè)計(jì)手冊
上傳時(shí)間： 2013-11-10
上傳用戶：a67818601
第一章 虛擬儀器及l(fā)abview入門 １．１ 虛擬儀器概述 １．２ labview是什么？ １．３ labview的運(yùn)行機(jī)制 １．３．１ labview應(yīng)用程序的構(gòu)成 １．３．２ labview的操作模板 １．４ labview的初步操作 １．４．１ 創(chuàng)建VI和調(diào)用子VI １．４．２ 程序調(diào)試技術(shù) １．４．３ 子VI的建立 １．５ 圖表（Chart）入門 第二章 程序結(jié)構(gòu) ２．１ 循環(huán)結(jié)構(gòu) ２．１．１ While 循環(huán) ２．１．２ 移位寄存器 ２．１．３ For循環(huán) ２．２ 分支結(jié)構(gòu)：Case ２．３ 順序結(jié)構(gòu)和公式節(jié)點(diǎn) ２．３．１ 順序結(jié)構(gòu) ２．３．２ 公式節(jié)點(diǎn) 第三章 數(shù)據(jù)類型：數(shù)組、簇和波形（Waveform） ３．１ 數(shù)組和簇 ３．２ 數(shù)組的創(chuàng)建及自動(dòng)索引 ３．２．１ 創(chuàng)建數(shù)組 ３．２．２ 數(shù)組控制對象、常數(shù)對象和顯示對象 ３．２．３ 自動(dòng)索引 ３．３ 數(shù)組功能函數(shù) ３．４ 什么是多態(tài)化（Polymorphism）? ３．５ 簇 ３．５．１ 創(chuàng)建簇控制和顯示 ３．５．２ 使用簇與子VI傳遞數(shù)據(jù) ３．５．３ 用名稱捆綁與分解簇 ３．５．４ 數(shù)組和簇的互換 ３．６ 波形（Waveform）類型 第四章 圖形顯示 ４．１ 概述 ４．２ Graph控件 ４．３ Chart的獨(dú)有控件 ４．４ XY圖形控件（XY Graph） ４．５ 強(qiáng)度圖形控件（Intensity Graph） ４．６ 數(shù)字波形圖控件（Digital Waveform Graph） ４．７ 3D圖形顯示控件（3D Graph） 第五章 字符串和文件I/ ５．１ 字符串 ５．２ 文件的輸入/輸出（I/O） ５．２．１ 文件 I/O 功能函數(shù) ５．２．２ 將數(shù)據(jù)寫入電子表格文 ５．３ 數(shù)據(jù)記錄文件（datalog file） 第六章 數(shù)據(jù)采集 ６．１ 概述 ６．１．１ 采樣定理與抗混疊濾波器 ６．１．２ 數(shù)據(jù)采集系統(tǒng)的構(gòu)成 ６．１．３ 模入信號(hào)類型與連接方式 ６．１．４ 信號(hào)調(diào)理 ６．１．５ 數(shù)據(jù)采集問題的復(fù)雜程度評(píng)估 ６．２ 緩沖與觸發(fā) ６．２．１ 緩沖（Buffers） ６．２．２ 觸發(fā)（Triggering） ６．３ 模擬I/O（Analog I/O） ６．３．１ 基本概念 ６．３．２ 簡單 Analog I/O ６．３．３ 中級(jí)Analog I/O ６．４ 數(shù)字I/O（Digital I/O） ６．５ 采樣注意事項(xiàng) ６．５．１ 采樣頻率的選擇 ６．５．２ ６．５．３ 多任務(wù)環(huán)境 ６．６ 附：PCI-MIO-16E-4數(shù)據(jù)采集卡簡介 第七章 信號(hào)分析與處理 ７．１ 概述 ７．２ 信號(hào)的產(chǎn)生 ７．３ 標(biāo)準(zhǔn)頻率 ７．４ 數(shù)字信號(hào)處理 ７．４．１ FFT變換 ７．４．２ 窗函數(shù) ７．４．３ 頻譜分析 ７．４．４ 數(shù)字濾波 ７．４．５ 曲線擬合 第八章 labview程序設(shè)計(jì)技巧 ８．１ 局部變量和全局變量 ８．２ 屬性節(jié)點(diǎn) ８．３ VI選項(xiàng)設(shè)置 第九章 測量專題 ９．１ 概述 ９．１．１ 模入信號(hào)類型與連接方式 ９．１．２ 信號(hào)調(diào)理 ９．２ 電壓測量 ９．３ 頻率測量 ９．４ 相位測量 ９．５ 功率測量 ９．６ 阻抗測量 ９．７ 示波器 ９．８ 波形記錄與回放 ９．９ 元件伏安特性的自動(dòng)測試 ９．１０ 掃頻儀 ９．１１ 函數(shù)發(fā)生器 ９．１２ 實(shí)驗(yàn)數(shù)據(jù)處理 ９．１３ 頻域分析 ９．１４ 時(shí)域分析 第十章 網(wǎng)絡(luò)與通訊 第十一章 儀器控制
上傳時(shí)間： 2013-11-06
上傳用戶：15070202241
第八章 labview的編程技巧 本章介紹局部變量、全局變量、屬性節(jié)點(diǎn)和其他一些有助于提高編程技巧的問題，恰當(dāng)?shù)剡\(yùn)用這些技巧可以提高程序的質(zhì)量。 ８．１ 局部變量 嚴(yán)格的語法盡管可以保證程序語言的嚴(yán)密性，但有時(shí)它也會(huì)帶來一些使用上的不便。在labview這樣的數(shù)據(jù)流式的語言中，將變量嚴(yán)格地分為控制器（Control）和指示器（Indicator），前者只能向外流出數(shù)據(jù)，后者只能接受流入的數(shù)據(jù)，反過來不行。在一般的代碼式語言中，情況不是這樣的。例如我們有變量a、b和c，只要需要我們可以將a的值賦給b，將b的值賦給c等等。前面所介紹的labview內(nèi)容中，只有移位積存器即可輸入又可輸出。另外，一個(gè)變量在程序中可能要在多處用到，在圖形語言中勢必帶來過多連線，這也是一件煩人的事。還有其他需要，因此labview引入了局部變量。
上傳時(shí)間： 2013-10-27
上傳用戶：xieguodong1234
重大消息:完美NRF24L01+的代替面世了,SI24R1,它與NORDIC 的 NRF24L01+是完全兼容的（SPI 的操作時(shí)序，寄存器定義，工作狀態(tài) 圖），可以相互通信，支持NRF24L01+的所有通信功能。Si24R 完全 PIN 對PIN 替換NORDIC 的NRF24L01+ ,只要在原來焊NRF24L01P 的 位置上焊上SI24R1，就可以正常通信，SI24R1 還可以與NRF24L01P 相互通信，最大功率做到7DB，靈敏度更高，功耗更低，價(jià)格更廉. 為廣大NORDIC 的用戶節(jié)約了不少的生產(chǎn)成本!
上傳時(shí)間： 2014-01-15
上傳用戶：ks201314
通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計(jì)原則和一般格式； 3.學(xué)會(huì)使用VHDL語言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì)； 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過程。 二、實(shí)驗(yàn)原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對其編程寫入后，才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個(gè)I/O口、12個(gè)輸入口、10個(gè)寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標(biāo)準(zhǔn)28腳PLCC封裝。ispGAl22V10的傳輸時(shí)延低于7.5ns，系統(tǒng)速度高達(dá)100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個(gè)輸出單元平均能夠容納12個(gè)乘積項(xiàng)，最多的單元可達(dá)16個(gè)乘積項(xiàng)，因而更為適用大型狀態(tài)機(jī)、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測量儀器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實(shí)現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個(gè)在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時(shí)鐘(SCLK)。這四個(gè)ISP控制信號(hào)巧妙地利用28腳PLCC封裝GAL22V10的四個(gè)空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經(jīng)過計(jì)算機(jī)軟件對其進(jìn)行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個(gè)簡單而有力的工具。
上傳時(shí)間： 2013-11-17
上傳用戶：看到了沒有
第二部分：DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145第三章 內(nèi)存模塊的時(shí)序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時(shí)序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時(shí)序分析...................................154第四章 內(nèi)存模塊信號(hào)設(shè)計(jì).................................................................................1594.1 時(shí)鐘信號(hào)的設(shè)計(jì).......................................................................................1594.2 CS 及CKE 信號(hào)的設(shè)計(jì)..............................................................................1624.3 地址和控制線的設(shè)計(jì)...............................................................................1634.4 數(shù)據(jù)信號(hào)線的設(shè)計(jì)...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計(jì)算.............................................................................172第六章 實(shí)際設(shè)計(jì)案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討，本文所總結(jié)的內(nèi)存設(shè)計(jì)技術(shù)就是針對SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動(dòng)態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn)，所以DDR 有時(shí)也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時(shí)鐘頻率沒有增加，只是在時(shí)鐘的上升和下降沿都可以用來進(jìn)行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標(biāo)簽： DRAM 內(nèi)存模塊 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-10-18
上傳用戶：宋桃子
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
