這是一個(gè)定時(shí)器timer的驅(qū)動(dòng)程序，包括最接近底層的寄存器操作和str710的板子初始化的代碼，相當(dāng)詳細(xì)。
標(biāo)簽： timer 定時(shí)器 驅(qū)動(dòng)程序
上傳時(shí)間： 2016-03-16
上傳用戶：lixinxiang
本課程設(shè)計(jì)主要解決用CPLD芯片編程，實(shí)現(xiàn)基本模型機(jī)中的CPU功能。為方便地址顯示燈觀測，地址寄存器仍用試驗(yàn)裝置上的電路單元，微程序控制器也用實(shí)驗(yàn)板上的單元電路提供，CPU的其余各個(gè)模塊全部寫入CPLD中。
上傳時(shí)間： 2016-03-18
上傳用戶：yiwen213
用8253作為秒定時(shí)器，每0.1秒8253周期定時(shí)中斷，8253的OUT0接到8259的IRO端，8259向8086產(chǎn)生中斷請求，中斷類型號為08H。程序開辟秒、分、小時(shí)、寄存器單元，秒寄存器每記數(shù)滿60，分寄存器值加1，同時(shí)秒寄存器清0。分寄存器每記數(shù)滿60，小時(shí)寄存器值加1，同時(shí)分寄存器清0。秒、分、小時(shí)寄存器中的二進(jìn)制值轉(zhuǎn)換成BCD碼后，送6位LED數(shù)碼管顯示。
上傳時(shí)間： 2014-01-25
上傳用戶：懶龍1988
程序中調(diào)用定時(shí)器TMR0實(shí)現(xiàn)的延時(shí)程序完成點(diǎn)燈程序，要求定義端口的數(shù)據(jù)寄存器地址等基本參數(shù)。
標(biāo)簽： TMR0 程序 定時(shí)器 延時(shí)程序
上傳時(shí)間： 2014-01-14
上傳用戶：cmc_68289287
詞法分析器的實(shí)現(xiàn)，1） 輸入:字符串(待進(jìn)行詞法分析的源程序),輸出:由(種別碼,自身值)所組成的二元組序列。 2） 功能: a. 濾空格 b. 識別保留字 c. 識別標(biāo)識符 d. 拼數(shù) e. 拼復(fù)合單詞: 例如： >=、 <=、 := 3） 檢查如下錯(cuò)誤： a. 程序語言的字符集以外的非法字符 b. 單詞拼錯(cuò),如9A88,而對于將begin拼寫成begon的錯(cuò)誤,只須把begon當(dāng)成標(biāo)識符即可
標(biāo)簽： 分析器
上傳時(shí)間： 2016-05-18
上傳用戶：c12228
。介紹了內(nèi)插器和抽取器這2種CIC濾波器各自的結(jié)構(gòu)與性能，從數(shù)學(xué)上分析了其性能及其與FIR 濾波器的關(guān)系，從頻域上展示了其本質(zhì)。并討論其內(nèi)部寄存器的最小位寬與溢出保護(hù)，最后介紹了抽取器與內(nèi)插器分 別在FPGA上的一般實(shí)現(xiàn)方法，并指出了一些提高實(shí)現(xiàn)性能的措施與建議
上傳時(shí)間： 2016-05-20
上傳用戶：784533221
EDA實(shí)驗(yàn)--UART串口實(shí)驗(yàn)：UART 主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個(gè)CLK16 時(shí)鐘周期輸出1 位，次序遵循1位起始位、8位數(shù)據(jù)位（假定數(shù)據(jù)位為8位）、1位校驗(yàn)位（可選）、1位停止位。 UART 接收器 --- 串行數(shù)據(jù)幀和接收時(shí)鐘是異步的，發(fā)送來的數(shù)據(jù)由邏輯1 變?yōu)檫壿? 可以視為一個(gè)數(shù)據(jù)幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個(gè)CLK16 時(shí)鐘周期，才是正常的起始位，然后在每隔16 個(gè)CLK16 時(shí)鐘周期采樣接收數(shù)據(jù)，移位輸入接收移位寄存器rsr，最后輸出數(shù)據(jù)dout。還要輸出一個(gè)數(shù)據(jù)接收標(biāo)志信號標(biāo)志數(shù)據(jù)接收完。 波特率發(fā)生器 --- UART 的接收和發(fā)送是按照相同的波特率進(jìn)行收發(fā)的。波特率發(fā)生器產(chǎn)生的時(shí)鐘頻率不是波特率時(shí)鐘頻率，而是波特率時(shí)鐘頻率的16 倍，目的是為在接收時(shí)進(jìn)行精確地采樣，以提出異步的串行數(shù)據(jù)。 --- 根據(jù)給定的晶振時(shí)鐘和要求的波特率算出波特率分頻數(shù)。
標(biāo)簽： UART EDA CLK 實(shí)驗(yàn)
上傳時(shí)間： 2014-01-25
上傳用戶：xsnjzljj
SOPC實(shí)驗(yàn)--自定義PWM組件:以帶一個(gè)Avalon Slave 接口的PWM 組件為例，說明如何自定義組件。，一個(gè)Avalon Slave 接口可以有clk、chipselect、address、read、readdata、write 及writedata 等信號，但這些信號都不是必需的。 一、功能 我們要實(shí)現(xiàn)的PWM 組件具有以下功能： 1． PWM 的周期可改，用period 寄存器存儲(chǔ)； 2． PWM 的占空比可改，用duty 寄存器存儲(chǔ)。 二、Avalon Slave 接口信號的設(shè)計(jì) 1．Clk：為PWM 提供時(shí)鐘； 2．Write：寫信號，可以通過Avalon Slave 總線將period 和duty 值從Nios II 應(yīng)用程序 傳送到組件邏輯中。 3．Writedata：寫數(shù)據(jù)。通過此數(shù)據(jù)線傳送period 和duty 值。 4．Address：本例中有兩個(gè)寄存器，因此可用一根地址線表示。 5．全局信號。本例中PWM 的輸出用來驅(qū)動(dòng)LED 燈顯示，這個(gè)信號不屬于Avalon 接 口信號。
標(biāo)簽： PWM Avalon Slave SOPC
上傳時(shí)間： 2013-12-28
上傳用戶：bibirnovis
8通道24位AD轉(zhuǎn)換器ADS1218操作函數(shù)，包含寄存器設(shè)置和flash操作。
標(biāo)簽： 1218 ADS 24位 AD轉(zhuǎn)換器
上傳時(shí)間： 2013-12-26
上傳用戶：wendy15
2.1 設(shè)計(jì)總要求 2.1.1 實(shí)驗(yàn)計(jì)算機(jī)的外設(shè)需求 該實(shí)驗(yàn)計(jì)算機(jī)具有鍵盤和打印機(jī)兩種外部設(shè)備。外設(shè)和內(nèi)存統(tǒng)一操作指令，程序查詢法使用外設(shè)。 2.1.2實(shí)驗(yàn)計(jì)算機(jī)運(yùn)算器結(jié)構(gòu) 運(yùn)算器采用單累加器多通用寄存器結(jié)構(gòu) 2.1.3實(shí)驗(yàn)計(jì)算機(jī)功能和用途 能執(zhí)行鍵盤輸入的奇數(shù)i (i=1-255)回打出來并存入100H號開始的內(nèi)存單元中。
標(biāo)簽： 2.1 實(shí)驗(yàn) 外設(shè) 計(jì)算機(jī)
上傳時(shí)間： 2016-07-30
上傳用戶：wff
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
