高速FPGA系統的信號完整性測試和分析,能幫助學習FPGA
標簽： FPGA 信號完整性 測試
上傳時間： 2013-08-05
上傳用戶：妄想演繹師
可用來破解分析西門子200 PLC與模塊的通訊協議，基于ALTERA CPLD EPM240的設計.\r\n\r\n需要配合分析板配套使用。
標簽： 200 PLC 破解 分
上傳時間： 2013-08-09
上傳用戶：jackandlee
FPGAcpld結構分析 pga的EDA設計方法 fpga中的微程序設計 復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現數字邏 一種使用fpga設計的DRAM控制器 用cpld器件實現24位同步計數器的設計
標簽： FPGAcpld fpga EDA 結構分析
上傳時間： 2013-08-10
上傳用戶：yph853211
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設計中優點，\\r\\n然后結合FSK 信號的產生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發生器模\\r\\n型，以及對FSK 信號發生器模型進行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發生器進行RTL 級仿真，最后介紹了在FPGA 芯片中實現FSK 信號發生器的設\\r\\n計方法。
標簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-08-20
上傳用戶：herog3
FPGA輸出數據的時頻域分析GUI界面，\r\n可觀察信號的時域頻域波形，星座圖眼圖等特性
標簽： FPGA GUI 輸出數據 頻域分析
上傳時間： 2013-08-27
上傳用戶：ommshaggar
fpga的靜態分析，很不錯，只是我自己也沒有弄的十分明白
標簽： fpga 分
上傳時間： 2013-08-28
上傳用戶：zhangyi99104144
FPGA時鐘分析，包括門控時鐘與時鐘偏儀分析，邏輯設計時鐘分析，毛刺分析．
標簽： FPGA 時鐘 分
上傳時間： 2013-08-30
上傳用戶：432234
采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式，保證了系統的速度，避免了瓶勁的出現；整個系統采用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用FFT芯片實現的高速數據吞吐能力，可以廣泛地應用于數字信號處理的各個領域。
標簽： CORDIC FFT 算法 旋轉
上傳時間： 2013-09-01
上傳用戶：731140412
基于FPGA的直接數字合成器的設計與分析的代碼程序,代碼格式為VHDL
標簽： FPGA VHDL 代碼 直接數字合成器
上傳時間： 2013-09-02
上傳用戶：ifree2016
Proteus(海神)的ISIS是一款Labcenter出品的電路分析實物仿真系統，可仿真各種電路和IC，并支持單片機，元件庫齊全，使用方便，是不可多得的專業的單片機軟件仿真系統。\r\n
標簽： Labcenter Proteus ISIS 海
上傳時間： 2013-09-22
上傳用戶：wang0123456789
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="q0akq"></strike>
