用vhdl語言實現序列檢測器的設計 這是學習VHDL語言的經典例子
標簽： vhdl VHDL 語言 序列
上傳時間： 2014-11-29
上傳用戶：hzy5825468
用VHDL語言實現可編程串口芯片8251，包括8251的全部功能
標簽： VHDL 8251 語言 可編程
上傳時間： 2016-02-11
上傳用戶：xieguodong1234
用VHDL語言實現可編程并行接口芯片8255，包括8255的全部功能
標簽： VHDL 8255 語言 可編程
上傳用戶：四只眼
用VHDL編寫的簡單的CPU程序，可以實現加法，移位以及跳轉等等功能
標簽： VHDL CPU 編寫 程序
上傳時間： 2014-01-10
上傳用戶：xiaoxiang
用VHDL編寫的簡單POC（并行輸出控制）程序，可以實現CPU以及外設之間的接口功能
標簽： VHDL POC 編寫 并行
上傳時間： 2016-02-15
上傳用戶：wl9454
在用VHDL語言設計中應充分利用VHDL語言特點,從設計思想語句運用及描述方法上等多方面對電路進行優化,舉實例.
標簽： VHDL 語言 分 設計思想
上傳用戶：xymbian
DVB MPEG2 system stream 分析, 包含 各個talbe(EIT,PMT,PAT,SDT),以及video,audio. 對於學習數字電視有很大幫助.
標簽： system stream MPEG2 audio
上傳時間： 2014-01-17
上傳用戶：xlcky
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
標簽： CPLD VHDL 芯片 時鐘源
上傳時間： 2014-01-02
上傳用戶：LIKE
是用VHDL編寫的51源代碼,對于用FPGA的電子開發單片機人員有很好的參考作用.
標簽： VHDL FPGA 編寫 源代碼
上傳時間： 2016-02-20
上傳用戶：rocketrevenge
用VHDL語言編寫的，利用FPGA模擬示雙通道波器功能，兩個通道各自輸入正弦信號，合成“李薩如”圖
標簽： VHDL 語言 編寫
上傳用戶：1159797854
蟲蟲下載站版權所有 京ICP備2021023401號-1
