<cite id="qmeii"></cite>
用vhdl編寫的程序，任意波形產(chǎn)生器，是一年的電子設計大賽賽題，已經(jīng)實現(xiàn)。
標簽： vhdl 編寫 程序
上傳時間： 2014-11-27
上傳用戶：jhksyghr
用VHDL語言實現(xiàn)的以09449為橋接芯片的PCI接口，很高興與大家共享。
標簽： 09449 VHDL PCI 語言
上傳時間： 2013-12-20
上傳用戶：wpt
本代碼是用VHDL語言全面、系統(tǒng)地描述UART通信協(xié)議標準，通過對UART進行數(shù)據(jù)通信的實際運用，能夠較全面地理解和掌握VHDL和UART協(xié)議。
標簽： VHDL UART 代碼 語言
上傳時間： 2013-12-31
上傳用戶：
SmaRTclock Silicon labs Real Time Clock 實現(xiàn)
標簽： SmaRTclock Silicon Clock Real
上傳用戶：silenthink
使用Silicon Labs C8051f300 實現(xiàn)PWM
標簽： C8051f300 Silicon Labs PWM
上傳時間： 2016-03-03
上傳用戶：qq1604324866
使用應廣PDK82C13 來實現(xiàn)8顆CPU的處理
標簽： PDK 82C C13 CPU
上傳用戶：asasasas
在ISE環(huán)境下用VHDL寫的8*9FIFO
標簽： FIFO VHDL ISE 環(huán)境
上傳時間： 2016-03-05
上傳用戶：jkhjkh1982
用VHDL寫的一個32位并行乘法器的源代碼，已經(jīng)過驗證，可以直接使用
標簽： VHDL 并行 乘法器 源代碼
上傳時間： 2014-01-06
上傳用戶：hoperingcong
一個用VHDL程序寫成的VHDL程序
標簽： VHDL 程序
上傳時間： 2013-12-21
上傳用戶：gououo
用VHDL寫成的一個數(shù)控分頻程序.本例中把64HZ分成1HZ
標簽： VHDL 1HZ 64 HZ
上傳時間： 2014-01-24
上傳用戶：lifangyuan12
蟲蟲下載站版權所有 京ICP備2021023401號-1
