<code id="wamuc"></code> 指令實驗、存儲器、串行口、同步串口、步進電機、硬件中斷、定時器、交通燈、直流電機、濾波器
上傳時間： 2017-04-22
上傳用戶：1427796291
定制汽車儀表之串行步進電機驅(qū)動器（原理圖、源碼及說明）
上傳時間： 2021-11-16
上傳用戶：
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進行了總結(jié)，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
當前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法?；诖蠭/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構(gòu)）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標準串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標準ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進行了總結(jié)，并展望了下一步的工作。
上傳時間： 2013-06-08
上傳用戶：再見大盤雞
單片機串行通信發(fā)射機 我所做的單片機串行通信發(fā)射機主要在實驗室完成,參考有關(guān)的書籍和資料，個人完成電路的設(shè)計、焊接、檢查、調(diào)試，再根據(jù)自己的硬件和通信協(xié)議用匯編語言編寫發(fā)射和顯示程序，然后加電調(diào)試，最終達到準確無誤的發(fā)射和顯示。在這過程中需要選擇適當?shù)脑?，合理的電路圖扎實的焊接技術(shù)，基本的故障排除和糾正能力，會使用基本的儀器對硬件進行調(diào)試，會熟練的運用匯編語言編寫程序，會用相關(guān)的軟件對自己的程序進行翻譯，并燒進芯片中，要與對方接收機統(tǒng)一通信協(xié)議，要耐心的反復檢查、修改和調(diào)試，直到達到預期目的。單片機串行通信發(fā)射機采用串行工作方式，發(fā)射并顯示兩位數(shù)字信息，既顯示00-99，使數(shù)據(jù)能夠在不同地方傳遞。硬件部分主要分兩大塊，由AT89C51和多個按鍵組成的控制模塊，包括時鐘電路、控制信號電路，時鐘采用6MHZ晶振和30pF的電容來組成內(nèi)部時鐘方式，控制信號用手動開關(guān)來控制，P1口來控制，P2、P3口產(chǎn)生信號并通過共陽極數(shù)碼管來顯示，軟件采用匯編語言來編寫，發(fā)射程序在通信協(xié)議一致的情況下完成數(shù)據(jù)的發(fā)射，同時顯示程序?qū)Πl(fā)射的數(shù)據(jù)加以顯示。畢業(yè)設(shè)計的目的是了解基本電路設(shè)計的流程，豐富自己的知識和理論，鞏固所學的知識，提高自己的動手能力和實驗?zāi)芰?，從而具備一定的設(shè)計能力。我做得的畢業(yè)設(shè)計注重于對單片機串行發(fā)射的理論的理解，明白發(fā)射機的工作原理，以便以后單片機領(lǐng)域的開發(fā)和研制打下基礎(chǔ)，提高自己的設(shè)計能力，培養(yǎng)創(chuàng)新能力，豐富自己的知識理論，做到理論和實際結(jié)合。本課題的重要意義還在于能在進一步層次了解單片機的工作原理，內(nèi)部結(jié)構(gòu)和工作狀態(tài)。理解單片機的接口技術(shù)，中斷技術(shù)，存儲方式，時鐘方式和控制方式，這樣才能更好的利用單片機來做有效的設(shè)計。我的畢業(yè)設(shè)計分為兩個部分，硬件部分和軟件部分。硬件部分介紹：單片機串行通信發(fā)射機電路的設(shè)計，單片機AT89C51的功能和其在電路的作用。介紹了AT89C51的管腳結(jié)構(gòu)和每個管腳的作用及各自的連接方法。AT89C51 與MCS-51 兼容，4K字節(jié)可編程閃爍存儲器，壽命：1000次可擦，數(shù)據(jù)保存10年，全靜態(tài)工作：0HZ-24HZ，三級程序存儲器鎖定，128*8 位內(nèi)部RAM，32 跟可編程I/O 線，兩個16 位定時/計數(shù)器，5 個中斷源，5 個可編程串行通道，低功耗的閑置和掉電模式，片內(nèi)震蕩和時鐘電路，P0和P1 可作為串行輸入口，P3口因為其管腳有特殊功能，可連接其他電路。例如P3.0RXD 作為串行輸出口，其中時鐘電路采用內(nèi)時鐘工作方式，控制信號采用手動控制。數(shù)據(jù)的傳輸方式分為單工、半雙工、全雙工和多工工作方式；串行通信有兩種形式，異步和同步通信。介紹了串行串行口控制寄存器，電源管理寄存器PCON，中斷允許寄存器IE，還介紹了數(shù)碼顯示管的工作方式、組成，共陽極和共陰極數(shù)碼顯示管的電路組成，有動態(tài)和靜態(tài)顯示兩種方式，說明了不同顯示方法與單片機的連接。再后來還介紹了硬件的焊接過程，及在焊接時遇到的問題和應(yīng)該注意的方面。硬件焊接好后的檢查電路、不裝芯片上電檢查及上電裝芯片檢查。軟件部分：在了解電路設(shè)計原理后，根據(jù)原理和目的畫出電路流程圖，列出數(shù)碼顯示的斷碼表，計算波特率，設(shè)置串行口，在與接受機設(shè)置相同的通信協(xié)議的基礎(chǔ)上編寫顯示和發(fā)射程序。編寫完程序還要進行編譯，這就必須會使用編譯軟件。介紹了編譯軟件的使用和使用過程中遇到的問題，及在編譯后燒入芯片使用的軟件PLDA，后來的加電調(diào)試，及遇到的問題，在沒問題后與接受機連接，發(fā)射數(shù)據(jù)，直到對方準確接收到。在軟件調(diào)試過程中將詳細介紹調(diào)試遇到的問題，例如：通信協(xié)議是否相同，數(shù)碼管是否與芯片連接對應(yīng)，計數(shù)器是否開始計數(shù)等。
上傳時間： 2013-10-19
上傳用戶：uuuuuuu
通過微機串行口和ATmega128－100試驗系統(tǒng)進行通信，達到控制步進電機的目的
上傳時間： 2017-08-13
上傳用戶：Shaikh
基于USB的串行通信軟硬件設(shè)計
標簽： USB 串行通信 軟硬件設(shè)計
上傳時間： 2013-08-04
上傳用戶：eeworm
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 基于USB的串行通信軟硬件設(shè)計-41頁-0.8M.pdf
上傳時間： 2013-07-19
上傳用戶：yatouzi118
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<option id="e482c"></option>