亚洲茄子视频,heyzo高清中文字幕在线,99久久亚洲精品蜜臀

監(jiān)控終端

基于CAN總線的嵌入式測控系統(tǒng)的研究.rar

本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后，首先對(duì)現(xiàn)場總線，主要是CAN總線的技術(shù)特點(diǎn)進(jìn)行了全面的介紹，并重點(diǎn)對(duì)CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性問題及改善的方案進(jìn)行了分析和研究。之后利用嵌入式技術(shù)實(shí)現(xiàn)了基于CAN總線的網(wǎng)絡(luò)測控系統(tǒng)。該系統(tǒng)的主控節(jié)點(diǎn)，即ARM平臺(tái)采用32位的嵌入式處理器AR2M和嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ來實(shí)現(xiàn)，并在該平臺(tái)上完成了系統(tǒng)多任務(wù)的建立，包括與底層CAN網(wǎng)絡(luò)的通信、液晶顯示輸出和嵌入式Web服務(wù)器等。論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究內(nèi)容。第二章著重介紹了CAN現(xiàn)場總線技術(shù)，并對(duì)其工作原理和CAN總線系統(tǒng)的實(shí)時(shí)性進(jìn)行了分析。第三章論述了CAN總線測控網(wǎng)絡(luò)的實(shí)現(xiàn)以及CAN測控網(wǎng)絡(luò)與Internet集成的必要性，并給出了本文的系統(tǒng)設(shè)計(jì)方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，詳細(xì)闡述了系統(tǒng)的硬件、軟件設(shè)計(jì)思路和實(shí)現(xiàn)方法。硬件方面，介紹了硬件平臺(tái)中的主處理器LPC2292和整個(gè)硬件邏輯模塊。軟件設(shè)計(jì)上實(shí)現(xiàn)了μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務(wù)的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統(tǒng)為應(yīng)用對(duì)象，進(jìn)行的實(shí)際應(yīng)用實(shí)驗(yàn)，該實(shí)驗(yàn)對(duì)被控過程的部分物理量進(jìn)行了檢測，驗(yàn)證了本方案的可行性。第六章對(duì)全文進(jìn)行了總結(jié)，給出了有待進(jìn)一步研究的問題，并對(duì)后續(xù)工作進(jìn)行了展望。

標(biāo)簽： CAN 總線嵌入式

上傳時(shí)間： 2013-06-03

上傳用戶：zttztt2005
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中?，F(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時(shí)間： 2013-05-15

上傳用戶：shawvi
基于AT91RM9200和FPGA技術(shù)的變電站測控裝置.rar

自20世紀(jì)90年代以來，隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機(jī)保護(hù)和測控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動(dòng)化系統(tǒng)在我國的電力系統(tǒng)中得到長足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場競爭力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場需求，將各種具有高性價(jià)比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動(dòng)化系統(tǒng)的保護(hù)、測控裝置上，如32位CPU、數(shù)字信號(hào)處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲(chǔ)芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時(shí)，各種成熟的商用嵌入式實(shí)時(shí)操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲(chǔ)及處理能力更強(qiáng)，性能大幅提高，程序移植升級(jí)更加方便快捷。 @@ 本論文以現(xiàn)階段國內(nèi)外變電站自動(dòng)化系統(tǒng)測控技術(shù)為參考，根據(jù)變電站自動(dòng)化系統(tǒng)的發(fā)展趨勢和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時(shí)操作系統(tǒng)的高性能測控裝置，并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì)，按照測控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200，通過數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個(gè)系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制，降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時(shí)操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來管理不同的軟件功能模塊，利于裝置軟件的并行開發(fā)和維護(hù)。 @@關(guān)鍵詞：測控裝置；嵌入式實(shí)時(shí)操作系統(tǒng)；ARM；現(xiàn)場可編程門陣列

標(biāo)簽： 9200 FPGA AT

上傳時(shí)間： 2013-04-24

上傳用戶：JESS
基于DSP和FPGA的數(shù)字化開關(guān)電源的實(shí)用化研究.rar

文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來自主回路的電流取樣，電壓反饋信號(hào)來自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。最后，對(duì)數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對(duì)比測試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。

標(biāo)簽： FPGA DSP 數(shù)字化

上傳時(shí)間： 2013-06-29

上傳用戶：dreamboy36
FPGA可配置端口電路的設(shè)計(jì).rar

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測試功能以及對(duì)芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測試設(shè)計(jì)的要求。 4.對(duì)于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口

上傳時(shí)間： 2013-07-20

上傳用戶：頂?shù)弥?/p>
基于Howland電流泵的圧控電流源設(shè)計(jì)

常規(guī)的壓控電源采用的是并聯(lián)電流負(fù)反饋電路，這種電路輸出電壓柔性較差，電壓輸出效率低，因?yàn)槿与娮枰嫉艉艽笠徊糠值碾妷?，并且常?guī)的壓控電流源不能實(shí)現(xiàn)一端接地，這也是并聯(lián)電流負(fù)反饋本身的

標(biāo)簽： Howland 電流泵電流源設(shè)計(jì)

上傳時(shí)間： 2013-07-02

上傳用戶：yyyyyyyyyy
點(diǎn)陣LCD的驅(qū)動(dòng)顯控原理

點(diǎn)陣LCD的驅(qū)動(dòng)顯控原理，lcd方面的使用已經(jīng)實(shí)例。

標(biāo)簽： LCD 點(diǎn)陣驅(qū)動(dòng)

上傳時(shí)間： 2013-05-26

上傳用戶：jing911003
嵌入式USB總線器件端處理器的FPGA實(shí)現(xiàn)研究

　　本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計(jì)中?！　”疚闹攸c(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端，檢驗(yàn)測試數(shù)據(jù)的正確。　　　　

標(biāo)簽： FPGA USB 嵌入式器件

上傳時(shí)間： 2013-07-24

上傳用戶：1079836864
基于ARMLinux平臺(tái)的嵌入式信息管理系統(tǒng)的研究與實(shí)現(xiàn)

隨著經(jīng)濟(jì)的發(fā)展，生活節(jié)奏的加快以及信息技術(shù)的進(jìn)步，人們越來越多的借助高性能的移動(dòng)手持設(shè)備來完成日常工作，目前手持設(shè)備處理性能有了很大的提高，其所能處理的數(shù)據(jù)量也越來越大，傳統(tǒng)的文件系統(tǒng)管理數(shù)據(jù)方式已經(jīng)越來越滿足不了需求，嵌入式數(shù)據(jù)庫就隨之誕生，為手持設(shè)備提供專業(yè)的數(shù)據(jù)管理。嵌入式數(shù)據(jù)庫的輕量級(jí)、被軟件產(chǎn)品包含、無需人工數(shù)據(jù)庫管理等特點(diǎn)使其適合被應(yīng)用于各類嵌入式系統(tǒng)及手持設(shè)備中。使用嵌入式數(shù)據(jù)庫與使用文件系統(tǒng)進(jìn)行客戶端數(shù)據(jù)管理相比更加靈活方便、可以高效地實(shí)時(shí)更新客戶端本地?cái)?shù)據(jù)。使用數(shù)據(jù)庫完成大量數(shù)據(jù)的存儲(chǔ)和管理，同圖形界面軟件結(jié)合構(gòu)成嵌入式系統(tǒng)應(yīng)用開發(fā)的支撐系統(tǒng)。 SQLite數(shù)據(jù)庫作為一種開源的嵌入式數(shù)據(jù)庫，具有體積小，速度快，存儲(chǔ)量大，API使用方便等諸多的優(yōu)點(diǎn)，目前已經(jīng)成為被廣泛應(yīng)用的嵌入式數(shù)據(jù)庫之一。同樣的，嵌入式圖形界面MINIGUI的開源版本也具有體積小，控件比較豐富，編程難度不高等優(yōu)點(diǎn)，受到廣大嵌入式開發(fā)者的喜愛。本文的主要任務(wù)是將MINIGUI和SQLite進(jìn)行有針對(duì)的裁剪或添加部分功能后移植到開發(fā)板上，然后將圖形界面和數(shù)據(jù)庫相結(jié)合在arm—linux平臺(tái)上建立一個(gè)具有基本功能的嵌入式信息管理系統(tǒng)。首先分析了系統(tǒng)所使用的硬件平臺(tái)并研究了軟件環(huán)境的搭建過程，包括移植Bootloader、移植linux內(nèi)核、建立NFS網(wǎng)絡(luò)文件系統(tǒng)進(jìn)行程序調(diào)試，然后分別給出了嵌入式圖形界面MINIGUI和嵌入式數(shù)據(jù)庫SQLite移植到開發(fā)板的過程和它們各自的開發(fā)技術(shù)，最后詳細(xì)研究了如何在MINIGUI中連接SQLite數(shù)據(jù)庫，從而將二者結(jié)合起來編程以實(shí)現(xiàn)本系統(tǒng)并給出了系統(tǒng)在開發(fā)過程中所遇到的關(guān)鍵問題的解決方案，包括屏幕旋轉(zhuǎn)及校正、設(shè)計(jì)軟鍵盤進(jìn)行屏幕輸入、利用SQLite存儲(chǔ)圖片文件。從而證明了當(dāng)前條件下在嵌入式系統(tǒng)中實(shí)現(xiàn)一個(gè)比較簡單的信息管理系統(tǒng)是完全可行的。最后討論了該領(lǐng)域存在的一些問題和今后需要進(jìn)一步研究的課題。

標(biāo)簽： ARMLinux 嵌入式信息管理系統(tǒng)

上傳時(shí)間： 2013-07-10

上傳用戶：visit8888
基于ARMLinuz的嵌入式糧情測控系統(tǒng)的研究與開發(fā)

隨著科學(xué)技術(shù)的進(jìn)步，電腦互聯(lián)網(wǎng)的普及，傳統(tǒng)糧倉人工監(jiān)控的方式正在被更加方便和高精確度的檢測控制系統(tǒng)所替代。在單機(jī)局部檢測控制的基礎(chǔ)上，利用互聯(lián)網(wǎng)技術(shù)將整個(gè)糧倉測控系統(tǒng)集成在一起，通過網(wǎng)頁訪問方式，糧倉管理人員能夠更快更好地了解糧倉具體環(huán)境指標(biāo)，各項(xiàng)溫濕度，氣體含量并通過控制電機(jī)等方式對(duì)環(huán)境各參數(shù)進(jìn)行控制。本文提出并設(shè)計(jì)了一套以ARM嵌入式開發(fā)板為核心的現(xiàn)代糧情測控系統(tǒng)。嵌入式糧情測控系統(tǒng)在傳感器采集到信號(hào)，進(jìn)行處理后，將數(shù)據(jù)顯示在網(wǎng)頁和嵌入式開發(fā)板液晶屏上，通過TCP/IP協(xié)議，使用IE瀏覽器就可以在線查看實(shí)時(shí)數(shù)據(jù)，并且可以保存和打印數(shù)據(jù)，另外還可以通過網(wǎng)頁控制電機(jī)等設(shè)備工作。該系統(tǒng)硬件平臺(tái)使用ARM9微處理器S3C2410，以核心板和底板的方式組成，可以采集多路模擬和數(shù)字信號(hào)；支持標(biāo)準(zhǔn)RS232接口和USB通信接口；采用液晶顯示屏和觸摸屏的人機(jī)交互接口，為操作人員提供了良好的監(jiān)控界面；軟件系統(tǒng)使用嵌入式Linux操作系統(tǒng)，通過交叉編譯模式，使用C語言編寫移植傳感器驅(qū)動(dòng)和電機(jī)控制程序，使用Boa嵌入式WEB服務(wù)器和SQLite數(shù)據(jù)庫搭建遠(yuǎn)程監(jiān)控系統(tǒng)，使用MiniGUI圖形軟件系統(tǒng)編寫了終端界面程序，完成了人機(jī)交互界面的設(shè)計(jì)。本文第一章綜合介紹了課題研究背景及嵌入式糧情測控系統(tǒng)的設(shè)計(jì)方案。第二章概述了嵌入式糧情測控系統(tǒng)的設(shè)計(jì)，包括嵌入式系統(tǒng)的特點(diǎn)及其軟硬件組成部分，以及系統(tǒng)設(shè)計(jì)中選用的各種傳感器及電機(jī)驅(qū)動(dòng)器等。第三章詳細(xì)闡述了嵌入式糧情測控系統(tǒng)的實(shí)現(xiàn)，包括嵌入式系統(tǒng)軟件開發(fā)流程，傳感器和電機(jī)的驅(qū)動(dòng)及控制程序，以及嵌入式WEB遠(yuǎn)程監(jiān)控系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)。第四章介紹了MiniGUI軟件界面的設(shè)計(jì)以及應(yīng)用程序的設(shè)計(jì)。論文最后對(duì)本課題的完成情況做了總結(jié)和評(píng)價(jià)，并且為本課題的發(fā)展提出了建議。

標(biāo)簽： ARMLinuz 嵌入式測控系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：龍飛艇