近年來隨著用電設備對供電電源的性能和可靠性要求越來越高，不間斷供電系統(UPS)得到了廣泛應用。UPS模塊化并聯可實現大容量供電和冗余供電，是提高UPS容量和可靠性的一條重要途徑，因而被公認為當今逆變技術發展的重要方向之一。 本文主要致力于無輸出隔離變壓器的逆變器并聯系統環流特性及其并聯控制實現的研究。首先探討了基于電壓電流雙閉環控制的逆變器控制設計方法，在確定雙閉環控制逆變器閉環傳遞函數并了解其等效輸出阻抗特性的基礎上，建立了基于等效輸出阻抗的并聯系統模型分析其環流特性，并提出了一種新的基于有功功率和無功功率的逆變器并聯控制方案，包括：基準電壓相位和幅值的調整，PI控制參數設計，有功和無功功率計算，逆變輸出電壓同步鎖相等。此外本文還特別討論了雙閉環控制逆變器輸出電壓直流分量產生原因，提出了逆變器輸出電壓直流分量檢測與高精度數字調節方法，研究了雙閉環控制逆變器并聯系統直流環流產生原因及其檢測與抑制方法。最后通過實驗和實驗波形驗證本文所介紹的逆變器并聯控制方案的可行性。
上傳時間： 2013-04-24
上傳用戶：ljthhhhhh123
基于maga8的無傳感器的直流無刷電機控制系統 對于無刷電機驅動器的設計很有幫助的啊 呵呵
上傳時間： 2013-05-21
上傳用戶：qlpqlq
電力電子裝置的控制技術隨著電力電子技術的發展而愈來愈復雜。開關電源是現代電力電子設備中不可或缺的組成部分，其質量的優劣以及體積的大小直接影響電子設備整體性能。高頻化、小型化、數字化是開關電源的發展方向。 在應用數字技術進行控制系統設計時，數字控制器的性能決定了控制系統的整體性能。數字化電力電子設備中的控制部分多以MCU/DSP為核心，以軟件實現離散域的運算及控制。在很多高頻應用的場合，目前常用的控制器(高性能單片機或DSP)的速度往往不能完全滿足要求。FPGA具有設計靈活、集成度高、速度快、設計周期短等優點，與單片機和DSP相比，FPGA具有更高的處理速度。同時FPGA應用在數字化電力電子設備中，還可以大大簡化控制系統結構，并可實現多種高速算法，具有較高的性價比。 依據FPGA的這些突出優點，本文將FPGA應用于直流開關電源控制器設計中，以實現開關電源數字化和高頻化的要求。主要研究工作如下： 介紹了基于FPGA的DC/DC數字控制器中A/D采樣控制、數字PI算法的實現；重點描述了采用混合PWM方法實現高分辨率、高精度數字PWM的設計方案，并對各模塊進行了仿真測試；用FPGA開發板進行了一部分系統的仿真和實際結果的檢測，驗證了文中的分析結論，證實了可編程邏輯器件在直流開關電源控制器設計中的應用優勢。
上傳時間： 2013-07-23
上傳用戶：qulele
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中?，F在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
自20世紀90年代以來，隨著計算機技術、超大規模集成電路技術和通信及網絡技術的發展，微機保護和測控裝置的性能得到大幅提升，以此為基礎的變電站自動化系統在我國的電力系統中得到長足的發展和廣泛的應用。 @@ 為增加產品的市場競爭力，電力系統二次設備生產廠商緊跟市場需求，將各種具有高性價比的新型處理器芯片和外圍芯片大量應用到變電站自動化系統的保護、測控裝置上，如32位CPU、數字信號處理芯片DSP、高速高精度A/D轉換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應用使保護測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時，各種成熟的商用嵌入式實時操作系統的采用使處理器的性能得到充分發揮，裝置通信、數據存儲及處理能力更強，性能大幅提高，程序移植升級更加方便快捷。 @@ 本論文以現階段國內外變電站自動化系統測控技術為參考，根據變電站自動化系統的發展趨勢和要求，研究一種基于ARM和FPGA技術并采用嵌入式實時操作系統的高性能測控裝置，并給出硬軟件設計。 @@ 裝置硬件采用模塊化設計，按照測控裝置基本功能設計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數量可以根據需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術的微處理器AT91RM9200，通過數據、地址總線和其他插件板連接，構成裝置的整個系統。交流采樣插件采用FPGA技術，利用ALTERA公司的FPGA芯片EP1K10實現交流采樣的控制，降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統，增加了系統的性能。以任務來管理不同的軟件功能模塊，利于裝置軟件的并行開發和維護。 @@關鍵詞：測控裝置；嵌入式實時操作系統；ARM；現場可編程門陣列
上傳時間： 2013-04-24
上傳用戶：JESS
焊有元件的印制電路板在線測試是印制電路板生產過程中的一個重要環節，關系著整個電子產品的質量。本文在深入研究國內外印制電路板自動測試技術的基礎上，結合當前先進的電子技術，設計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設計的在線測試儀系統包括控制器電路、信號發生電路、信號采集電路、元件測試電路、USB通信電路和開關矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責控制下位機其它所有電路的正常工作，并實現與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設計并完成了一信號發生電路，可輸出幅值可調的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調的交流信號。 針對數字器件的測試，本文將數字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數字器件的測試原理和方法進行了詳細的描述，在文中給出了相關的硬件測試電路圖。 本設計中，所有測試激勵信號經測試電路后輸出的測試結果都是直流電壓信號，所以本文設計了一通用信號采集電路來完成對測試結果的取樣。本文還設計了開關矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設計，本文采用USB通信方式與上位機進行有效的數據交換，并通過USB接口芯片完成了硬件電路的設計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設計，以協助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統聯調，試驗證明設計達到了項目預定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點?；谏鲜銮闆r，本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。
上傳時間： 2013-05-26
上傳用戶：teddysha
