· 摘要： 隨著數(shù)字技術(shù)的發(fā)展,數(shù)字濾波器的功能越來越受到人們的注意和廣泛應(yīng)用,它有精度高、靈活性大等突出特點(diǎn).FIR數(shù)字濾波具有穩(wěn)定性高,嚴(yán)格的線性相位,能用FFT算法實(shí)現(xiàn)等特點(diǎn).通過FPGA實(shí)現(xiàn)FIR數(shù)字濾波具有實(shí)時(shí)性高、處理速度快、精度高的特點(diǎn).文章先通過MatIab DSP Builder設(shè)計(jì)出FIR濾波器模型,然后利用Simulink進(jìn)行模型仿真.再用ModelSim
上傳時(shí)間： 2013-07-14
上傳用戶：wuyuying
異步FIFO是一種先進(jìn)先出的電路，使用在需要產(chǎn)時(shí)數(shù)據(jù)接口的部分，用來存儲(chǔ)、緩沖在兩個(gè)異步時(shí)鐘之間的數(shù)據(jù)傳輸。在異步電路中，由于時(shí)鐘之間周期和相位完全獨(dú)立，因而數(shù)據(jù)的丟失概率不為零。如何設(shè)計(jì)一個(gè)高可靠性、高速的異步FIFO電路便成為一個(gè)難點(diǎn)。本設(shè)計(jì)介紹解決這一問題的一種方法。本設(shè)計(jì)采用VHDL語言的形式，在QuartusII的開發(fā)平臺(tái)下完成，繼而下載到FPGA中實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-30
上傳用戶：muyehuli
高精度的信號(hào)源是各種測試和實(shí)驗(yàn)過程中不可缺少的工具，在通信、雷達(dá)、測量、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。傳統(tǒng)的頻率合成方法設(shè)計(jì)的信號(hào)源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術(shù)的發(fā)展要求，直接數(shù)字合成（Direct Digital Synthesis）DDS技術(shù)可以提供高性能、高頻高精度的信號(hào)源，方便地獲得分辨率高且相位連續(xù)的信號(hào)，基于FPGA的DDS技術(shù)提供了升級(jí)方便并且成本低廉的解決方案。 本文對(duì)DDS的基本原理和輸出頻譜特性進(jìn)行理論分析，總結(jié)出雜散分布規(guī)律。同時(shí)以DDS的頻譜分析為基礎(chǔ)，給出了幾種改善雜散的方法。本文結(jié)合相關(guān)文獻(xiàn)資料采用傅立葉變換的方法對(duì)相位截?cái)鄷r(shí)DDS雜散信號(hào)的頻譜特性進(jìn)行了研究，得到了雜散分布的規(guī)律性結(jié)論，并應(yīng)用在程序設(shè)計(jì)程中；DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件，本文將FPGA器件和DDS技術(shù)相結(jié)合，確定了FPGA器件的整體設(shè)計(jì)方案，詳細(xì)說明了各個(gè)模塊的功能和設(shè)計(jì)方法，并對(duì)其關(guān)鍵部分進(jìn)行了優(yōu)化設(shè)計(jì)，從而實(shí)現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設(shè)計(jì)方法，十分方便調(diào)試。為了得到滿足設(shè)計(jì)要求的模擬波形，本文還設(shè)計(jì)了幅度調(diào)節(jié)、D/A轉(zhuǎn)換和低通濾波等外圍硬件電路。 實(shí)驗(yàn)結(jié)果表明，本文設(shè)計(jì)的基于DDS技術(shù)的多波形信號(hào)源基本能夠滿足普通學(xué)生實(shí)驗(yàn)室的要求。
標(biāo)簽： FPGA 算法 數(shù)字頻率合成器
上傳時(shí)間： 2013-06-11
上傳用戶：woshiayin
· 摘要： 本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并對(duì)LFSR電路結(jié)構(gòu)作了改進(jìn),利用基于現(xiàn)代DSP技術(shù)的DSP Builder軟件,設(shè)計(jì)了一種周期、相位可調(diào)的m序列發(fā)生器.經(jīng)調(diào)試與仿真,結(jié)果表明該方法硬件結(jié)構(gòu)簡單、開發(fā)周期短,為系統(tǒng)設(shè)計(jì)或測試帶來很大的便利.
上傳時(shí)間： 2013-07-18
上傳用戶：fuzhoulinzexu
通信接口--編解碼 曼徹斯特編碼（Manchester Encoding），也叫做相位編碼(PE)，是 一個(gè)同步時(shí)鐘編碼技術(shù)，被物理層使用 來編碼一個(gè)同步位流的時(shí)鐘和數(shù)據(jù)
上傳時(shí)間： 2013-06-30
上傳用戶：baiom
北斗衛(wèi)星導(dǎo)航系統(tǒng)空間信號(hào)接口控制文件 1 文件范疇 2 系統(tǒng)概述 2.1 空間星座 2.2 坐標(biāo)系統(tǒng) 2.3 時(shí)間系統(tǒng) 3 B1 信號(hào)規(guī)范 3.1 信號(hào)結(jié)構(gòu)和基本特性參數(shù) 3.1.1信號(hào)結(jié)構(gòu) 3.1.2信號(hào)基本特性 3.2 射頻信號(hào)特性 3.2.1載波頻率 3.2.2衛(wèi)星信號(hào)工作帶寬及帶外抑制 3.2.3雜散 3.2.4載波相位噪聲 3.2.5用戶接收信號(hào)電平 3.2.6信號(hào)相關(guān)性 3.3 B1 頻點(diǎn)測距碼
標(biāo)簽： 北斗導(dǎo)航 空間信號(hào) 接口控制
上傳時(shí)間： 2013-04-24
上傳用戶：Alick
本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)，其中關(guān)鍵的相位累加器，正弦信號(hào)發(fā)生器等用VHDL描述
上傳時(shí)間： 2013-08-05
上傳用戶：新手無憂
直接數(shù)字頻率合成（Direct Digital Fraquency Synthesis,即DDFS，一般簡稱DDS）是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。
標(biāo)簽： Fraquency Synthesis Digital Direct
上傳時(shí)間： 2013-08-27
上傳用戶：wpt
Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。
標(biāo)簽： Verilog DDS 正弦信號(hào)發(fā)生器 模塊
上傳時(shí)間： 2013-08-28
上傳用戶：asdfasdfd
DDS在現(xiàn)在運(yùn)用月來越廣泛，在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號(hào)。在FPGA上實(shí)現(xiàn)的DDS
標(biāo)簽： DDS
上傳時(shí)間： 2013-09-05
上傳用戶：qwer0574
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
