一、 課程設(shè)計(jì)（論文）的內(nèi)容 設(shè)計(jì)一個(gè)由微機(jī)（單片機(jī)）實(shí)現(xiàn)溫度控制系統(tǒng)。通過(guò)這個(gè)過(guò)程學(xué)習(xí)計(jì)算機(jī)閉環(huán)溫度控制系統(tǒng)的軟硬件設(shè)計(jì)。 二、課程設(shè)計(jì)（論文）的要求與數(shù)據(jù) 1．溫度控制指標(biāo)：60～100℃之間任選；偏差：2℃。 2．在線調(diào)整可控硅導(dǎo)通角，通過(guò)改變加熱絲兩端電壓調(diào)整溫箱溫度，自行確定控制算法。 3．通過(guò)按鍵設(shè)置系統(tǒng)設(shè)定溫度并在顯示器上顯示設(shè)定溫度值和實(shí)時(shí)溫度值。 4. 加熱絲兩端最高電壓為AC220V +/-5%，最高功率為1000W。
標(biāo)簽： 計(jì)算機(jī) 溫度控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：2525775
偽隨機(jī)序列 (Pseudo-Random Sequence，PRS)廣泛應(yīng)用于密碼學(xué)、擴(kuò)頻通信、雷達(dá)、導(dǎo)航等領(lǐng)域，其設(shè)計(jì)和分析一直是國(guó)際上的研究熱點(diǎn)。混沌序列作為一種性能優(yōu)良的偽隨機(jī)序列，近年來(lái)受到越來(lái)越多的關(guān)注。尋找一種性能更為良好的混沌偽隨機(jī)序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實(shí)現(xiàn)，在理論研究與工程應(yīng)用上都是十分有價(jià)值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測(cè)試證明具有良好的密碼學(xué)性質(zhì)。本文介紹了一種基于TD-ERCS構(gòu)造偽隨機(jī)序列發(fā)生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現(xiàn)場(chǎng)可編程門(mén)陣列 (Field Programmable Gate Array，F(xiàn)PGA)為平臺(tái)的硬件設(shè)計(jì)實(shí)現(xiàn)方案，采用硬件描述語(yǔ)言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個(gè)系統(tǒng)的設(shè)計(jì)，通過(guò)了仿真與適配，完成了硬件調(diào)試；詳細(xì)地論述了系統(tǒng)總體框架及內(nèi)部模塊設(shè)計(jì)，重點(diǎn)介紹了TD-ERCS算法實(shí)現(xiàn)單元的設(shè)計(jì)，并在系統(tǒng)中設(shè)計(jì)加入了異步串行接口，完善了整個(gè)系統(tǒng)的模塊化，可使系統(tǒng)嵌入到現(xiàn)有的各類(lèi)密碼系統(tǒng)與設(shè)備中；基于FDELPHI編程環(huán)境，完成了計(jì)算機(jī)應(yīng)用軟件的設(shè)計(jì)，為使用基于TD-ERCS開(kāi)發(fā)的PRSG硬件產(chǎn)品提供了人機(jī)交互界面，也為分析與測(cè)試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便；同時(shí)依據(jù)美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機(jī)序列性能指標(biāo)，對(duì)軟件與硬件系統(tǒng)產(chǎn)生的CPRS進(jìn)行了標(biāo)準(zhǔn)測(cè)試，軟件方法所得序列各項(xiàng)性能指標(biāo)完全合格，硬件FPGA所得序列僅三項(xiàng)測(cè)試未能通過(guò)，其原因有待進(jìn)一步研究。
標(biāo)簽： FPGA 偽隨機(jī)序列 發(fā)生器
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：heart520beat
本文針對(duì)應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對(duì)導(dǎo)航計(jì)算機(jī)高精度、高性能的要求，設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對(duì)導(dǎo)航計(jì)算機(jī)的需求后，提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口，完成外圍通信模塊控制信號(hào)的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上，首先對(duì) DSP和FPGA芯片進(jìn)行選型，其次對(duì)實(shí)現(xiàn)各個(gè)功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開(kāi)發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲(chǔ)模塊，開(kāi)發(fā)過(guò)程中做了大量的仿真和驗(yàn)證，最后對(duì)系統(tǒng)進(jìn)行綜合測(cè)試和聯(lián)調(diào)，并進(jìn)行了地面跑車(chē)實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明：系統(tǒng)能夠?qū)崟r(shí)采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車(chē)實(shí)驗(yàn)結(jié)果證明，機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的，可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度，實(shí)現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價(jià)值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計(jì)算機(jī)，DSP,FPGA
標(biāo)簽： FPGA DSP 機(jī)載 導(dǎo)航計(jì)算機(jī)
上傳時(shí)間： 2013-07-25
上傳用戶(hù)：cc1915
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計(jì)中至關(guān)重要的一步。由于現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo)，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進(jìn)行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計(jì)算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長(zhǎng)的方法，實(shí)現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對(duì)角線元件之間層次來(lái)代替線長(zhǎng)，從而達(dá)到優(yōu)化線長(zhǎng)的同時(shí)提高布通率的快速布局算法。實(shí)驗(yàn)結(jié)果表明，兩種算法均在北卡羅來(lái)納微電子中心(MCNC)學(xué)術(shù)芯片測(cè)試案例上取得了較理想的布局實(shí)驗(yàn)效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實(shí)現(xiàn)也都為工業(yè)界提供了借鑒價(jià)值。
標(biāo)簽： FPGA 驅(qū)動(dòng) 布局 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：nbdedu
QFN SMT工藝設(shè)計(jì)指導(dǎo).pdf 一、基本介紹 QFN（Quad Flat No Lead）是一種相對(duì)比較新的IC封裝形式，但由于其獨(dú)特的優(yōu)勢(shì)，其應(yīng)用得到了快速的增長(zhǎng)。QFN是一種無(wú)引腳封裝，它有利于降低引腳間的自感應(yīng)系數(shù)，在高頻領(lǐng)域的應(yīng)用優(yōu)勢(shì)明顯。QFN外觀呈正方形或矩形，大小接近于CSP，所以很薄很輕。元件底部具有與底面水平的焊端，在中央有一個(gè)大面積裸露焊端用來(lái)導(dǎo)熱，圍繞大焊端的外圍四周有實(shí)現(xiàn)電氣連接的I/O焊端，I/O焊端有兩種類(lèi)型：一種只裸露出元件底部的一面，其它部分被封裝在元件內(nèi)；另一種焊端有裸露在元件側(cè)面的部分。 QFN采用周邊引腳方式使PCB布線更靈活，中央裸露的銅焊端提供了良好的導(dǎo)熱性能和電性能。這些特點(diǎn)使QFN在某些對(duì)體積、重量、熱性能、電性能要求高的電子產(chǎn)品中得到了重用。 由于QFN是一種較新的IC封裝形式，IPC-SM-782等PCB設(shè)計(jì)指南上都未包含相關(guān)內(nèi)容，本文可以幫助指導(dǎo)用戶(hù)進(jìn)行QFN的焊盤(pán)設(shè)計(jì)和生產(chǎn)工藝設(shè)計(jì)。但需要說(shuō)明的是本文只是提供一些基本知識(shí)供參考，用戶(hù)需要在實(shí)際生產(chǎn)中不斷積累經(jīng)驗(yàn)，優(yōu)化焊盤(pán)設(shè)計(jì)和生產(chǎn)工藝設(shè)計(jì)方案，以取得令人滿意的焊接效果
標(biāo)簽： QFN SMT 工藝 設(shè)計(jì)指導(dǎo)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：吳之波123
介紹了一種由MAX038和MC145151構(gòu)成的精密函數(shù)波形發(fā)生器，該發(fā)生器可輸出正弦波、矩形波、三角波信號(hào)，輸出頻率能在8kHz～16MHz范圍內(nèi)調(diào)整，調(diào)整增幅為1kHz，可作為通用的高頻精密函數(shù)波形發(fā)生器。
標(biāo)簽： 高頻 精密 函數(shù) 波形發(fā)生器
上傳時(shí)間： 2013-06-19
上傳用戶(hù)：zhang469965156
光柵計(jì)量技術(shù)在工業(yè)計(jì)量領(lǐng)域得到了飛速發(fā)展，其中光柵傳感器在線位移和角位移測(cè)量中得到廣泛應(yīng)用。對(duì)光柵信號(hào)進(jìn)行處理有很多方法，如傳統(tǒng)電路、單片機(jī)或者現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)等。隨著電子技術(shù)的不斷發(fā)展，光柵信號(hào)處理電...
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：jingfeng0192
自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱(chēng)方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：xaijhqx
這是最新版的quartus11.0的破解文件，怎么做我就不說(shuō)了，里面說(shuō)的很清楚，我已經(jīng)嘗試，保證能用！希望大家學(xué)習(xí)愉快！ 另外此破解只做內(nèi)部測(cè)試交流，切勿用于商業(yè)用途，否則后果自負(fù)，請(qǐng)勿廣泛傳播
上傳時(shí)間： 2013-06-01
上傳用戶(hù)：manking0408
成為頂尖硬件工程的必讀物，內(nèi)容簡(jiǎn)單易懂，切各個(gè)精妙！
上傳時(shí)間： 2013-06-18
上傳用戶(hù)：han_zh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
