自定簡單無線協(xié)議.由AVR編碼發(fā)送,51中斷接收解碼, 誤碼率低, 但通信速率較低
標簽： AVR 51 無線協(xié)議 發(fā)送
上傳時間： 2016-07-13
上傳用戶：sz_hjbf
集成紅外接收管的接收程序。希望大家一起學習
標簽： 集成 紅外接收管 接收程序 家
上傳用戶：thuyenvinh
大數(shù)高精運算總結 ：方法類似于加法 除了這里 s[i+j]+=s1[i]*s2[j] 注意格式的控制 這里得開兩個數(shù)組
標簽： 運算 加法 控制 數(shù)組
上傳用戶：zukfu
博弈論教程 作者： M. J. Osborne (Canada) A. Rubinstein (USA) 譯者：魏玉根 出版社：中國社會科學出版社
標簽： M. J. A. Rubinstein
上傳時間： 2016-07-15
上傳用戶：zhaiye
此代碼為Linux下RTP協(xié)議的數(shù)據(jù)接收程序，包括Makefile文件和主函數(shù)，但在開發(fā)前需要添加jrtplib-2.9庫。
標簽： Linux RTP 代碼 協(xié)議
上傳時間： 2014-01-14
上傳用戶：hfmm633
用VERILOG語言實現(xiàn)了J-K觸發(fā)器,可綜合可仿真通過
標簽： VERILOG J-K 語言 觸發(fā)器
上傳時間： 2014-01-25
上傳用戶：kelimu
EDA實驗--UART串口實驗：UART 主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個CLK16 時鐘周期輸出1 位，次序遵循1位起始位、8位數(shù)據(jù)位（假定數(shù)據(jù)位為8位）、1位校驗位（可選）、1位停止位。 UART 接收器 --- 串行數(shù)據(jù)幀和接收時鐘是異步的，發(fā)送來的數(shù)據(jù)由邏輯1 變?yōu)檫壿? 可以視為一個數(shù)據(jù)幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個CLK16 時鐘周期，才是正常的起始位，然后在每隔16 個CLK16 時鐘周期采樣接收數(shù)據(jù)，移位輸入接收移位寄存器rsr，最后輸出數(shù)據(jù)dout。還要輸出一個數(shù)據(jù)接收標志信號標志數(shù)據(jù)接收完。 波特率發(fā)生器 --- UART 的接收和發(fā)送是按照相同的波特率進行收發(fā)的。波特率發(fā)生器產生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的16 倍，目的是為在接收時進行精確地采樣，以提出異步的串行數(shù)據(jù)。 --- 根據(jù)給定的晶振時鐘和要求的波特率算出波特率分頻數(shù)。
標簽： UART EDA CLK 實驗
上傳用戶：xsnjzljj
替代加密: A B C D E F G H I J K L M N O P Q R S T U V W 密文 Y Z D M R N H X J L I O Q U W A C B E G F K P 明文 X Y Z T S V I HAVE A DREAM！# 密文？？ 用ARM編程實現(xiàn)替代加密。
標簽： 加密
上傳時間： 2016-07-17
上傳用戶：qq521
verilog 串口接收程序，在ACTEL Fusion FPGA上實驗成功 和大家一起分享！^_^
標簽： verilog 串口接收 程序
上傳用戶：xc216
syslog接收ids告警使用sax解析轉換為idmef存入數(shù)據(jù)庫
標簽： syslog idmef ids sax
上傳時間： 2016-07-19
上傳用戶：caiiicc
蟲蟲下載站版權所有 京ICP備2021023401號-1
