軟件無線電是無線通信領域繼固定到移動、模擬到數字之后的第三次革命，是目前乃至未來的無線電領域的技術發展方向，它在提高系統靈活性上有無可比擬的優勢，是實現未來無線通信系統的有效手段。擴頻通信具有卓越的抗干擾和保密性能。擴頻通信相對于傳統的窄帶通信，在頻譜利用率上也有明顯的優勢，是未來無線通信系統中的關鍵技術，直接序列擴頻則是其中在民用領域使用最多的一種擴頻技術。FPGA在分布式計算、并行處理、流水線結構上有獨特的優勢，自然成為設計擴頻軟件無線電系統的首選技術之一。 首先介紹了軟件無線電的理論基礎，并分析了它的硬件結構和技術關鍵。軟件無線電的關鍵思路在于構建一個通用的強大的硬件平臺，這也正是本課題的主要工作之一。而后，重點介紹了直序擴頻的理論基礎。對于發射機，其中最關鍵的是尋找一種相關特性卓越的偽隨機序列，本課題主要對m序列、OVSF碼和Gold碼進行了深入研究。最后，詳述了基于DDFS的數字調制技術和FPGA技術。 基于以上理論基礎研究，根據軟件無線電硬件結構，開發了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴展口和SDRAM，考慮到通用性，設計中加入了足以開發出接收機的兩路40Mbps的高速ADC。FPGA的代碼開發也是核心內容，本課題編寫了大量相應的代碼，包括加擴模塊（含偽隨機序列發生器）、基于DDFS的數字調制模塊以及串口通信模塊、LCD驅動模塊，SDRAM Controller、ADC驅動模塊，并編寫了相應的測試代碼。整個系統測試通過。關于硬件平臺設計和代碼開發，在本文第三章和第四章詳細介紹。 總體說來，本課題基于現有的理論發展，在充分理解相關理論的前提下，將主要經歷集中于具體應用的研究與開發，并取得了一定的成果。
上傳時間： 2013-06-27
上傳用戶：xauthu
嵌入式圖像采集、處理與傳輸系統具有體積小、穩定性高等優點，在智能交通、電力、通訊、計算機視覺等領域應用廣泛。隨著DSP技術的發展，在DSP上用軟件實現實時視頻壓縮成為數字視頻壓縮標準應用的亮點，這種應用比起專門的壓縮芯片更具有靈活性和升級潛力。 本文主要研究一種基于DSP TMS320VC5402脫機視頻采集、壓縮編碼和視頻數據通信的方法和DSP外圍硬件系統設計。 在本設計中，圖像采集部分利用SAA7111視頻采集芯片完成視頻信號的精確采集；利用FPGA完成復雜且高速的邏輯控制及時序設計，完成DSP外擴RAM，Flash等高速硬件電路設計，同時完成DSP的地址譯碼電路，將采集的數字視頻信號存儲在DSP外擴存儲空間中；用FPGA基于N1OSⅡ來虛擬設計了I
上傳時間： 2013-07-02
上傳用戶：亞亞娟娟123
FPGA作為近年來集成電路發展中最快的分支之一，有關它的研究和應用得到了迅速的發展。傳統的FPGA采用靜態配置的方法，所以在它的應用生命周期中，它的功能就不能夠再改變，除非重新配置。動態重配置系統在系統工作的過程中改變FPGA的結構，包括全局重配置和局部重配置。其中的局部動態重配置系統有著ASIC以及靜態配置FPGA無法比擬的優勢。而隨著支持局部位流配置以及動態配置的商用FPGA的推出，使對局部動態重配置系統和應用的研究有了最基本的硬件支撐條件。而Internet作為無比強大的網絡已經滲入到各種應用領域之中。 本文首先提出了一個完整的基于Internet的FPGA局部動態可重配置系統的方案。然后針對方案的各個組成部分，分別進行了描述。首先是介紹了FPGA的基本概況，包括它的發展歷史、結構、應用領域、發展趨勢等。然后介紹了對一個包含局部動態重配置模塊的FPGA系統的設計過程，包括重配置模塊的定義、設計的流程、局部位流的產生等。接下來對．FPGA的配置方法以及配置解決方案進行描述，包括幾種可選擇的配置模式，其中有一些適用于靜態配置，另外一些可以用于動態局部配置，．以及作為一個系統的配置解決方案。最后系統要求從Internet服務器上下載重配置模塊的位流并且完成對FPGA的配置，根據這個要求，我們設計了相應的嵌入式解決方案，包括如何設計一個基于VxWorks的嵌入式應用軟件實現FTP功能，并說明如何通過JTAGG或者ICAP接口由嵌入式CPU完成對FPGA的局部配置。
上傳時間： 2013-04-24
上傳用戶：william345
傳統的數控系統采用的大多是專用的封閉式結構，它能提供給用戶的選擇有限，用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展，數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢，本文致力于建立一個適合現場加工特征的開放結構數控平臺，使系統具備軟硬件可重構的柔性特征，同時把監控診斷和網絡模塊融入數控系統的框架體系之內，滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上，引入可重構的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心，配以系統所需的外圍模塊；軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心，開發所需要的應用軟件，將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點，而且具有良好的可移植性和軟硬件可裁減性，便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理，合理分配控制系統的管理任務，開發系統的底層驅動程序和應用程序。 最后，本文總結了系統的開發工作，并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法，以指引后續研究工作。
上傳時間： 2013-04-24
上傳用戶：gcs333
本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案，本文對其性能進行了分析比較，選擇了一種工程中實用的設計方案進行設計，并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素，文中采用了單口SRAM實現，減少了對存儲器的使用，利用lC設計的優化設計方法來改善電路的面積。硬件實現是采用工業EDA標準Top-to-Down設計思想來設計時間解交織，使用verilogHDL硬件描述語言來描述解交織器，用Cadence Nc-verilog進行仿真，Debussy進行debug，在Altera公司的FPGA開發板上進行測試，然后用ASIC實現。測試結果證明：時間解交織器的輸出正確，實現速度較快，占用面積較小。
上傳時間： 2013-04-24
上傳用戶：梧桐
擴頻通信是現代通信系統中的一種重要的通信方式，具有較強的抗干擾、抗多徑性能以及頻譜利用率高、多址通信等諸多優點，得到了廣泛的應用。FPGA以其功能強大，開發過程投資少、周期短，可反復修改，保密性能好，開發工具智能化等特點成為當今硬件設計的重要方式。本文研究了直接序列擴頻系統，重點研究了擴頻部分和解擴部分，對擴頻碼的性能、匹配濾波器以及頻差相差的估計和修正等關鍵技術進行了詳細的分析和說明。在此基礎上，運用VHDL語言進行了FPGA部分的功能實現，給出了一些相關的仿真及測試結果。最后對該系統還需進一步研究的問題進行了簡要的介紹，對調試過程中的出現的一些問題進行了簡單的分析和小結。
上傳時間： 2013-05-26
上傳用戶：四只眼
本文主要研究了近年來發展很快的一種高效的調制技術——連續相位調制(CPM)。與其它調制技術相比，它具有較高的帶寬和功率利用率，這也令它在通信資源日益緊張的今天得到了越來越多的關注。CPM信號包含大量的信號形式，它們的共同特點是信號包絡恒定、相位連續，尤其適合于無線通信。 本文首先介紹了CPM信號的一般表達式及其功率譜密度公式，在此基礎上對CPM信號特性做了分析研究，并對其功率譜密度進行了計算機仿真，分析得出了CPM信號各調制參數的取值對其譜特性的影響；然后對CPM信號的各種解調方法進行了深入研究，對不同方法的解調性能作了仿真，通過比較分析得出解調性能、調制參數與系統實現復雜度之間相互制約的關系；最后，在前面分析研究的基礎上，完成了一個實際通信系統中信號檢測算法的。FPGA實現。
上傳時間： 2013-05-29
上傳用戶：baiom
在數字化、信息化的時代，數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發展，數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路(VLSIC)逐步發展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷，使得設計的系統變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現，修改靈活，體積小，功耗小。本系統的設計包括了數字鎖相環、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下，獲得了仿真與實測結果。
上傳時間： 2013-07-05
上傳用戶：acon
隨著我國信息化發展進程加快，信息化覆蓋面擴大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴重。同時，信息安全及其對經濟發展、國家安全和社會穩定的重大影響，正日益突出地顯現出來，受到越來越多的關注。在和平年代，通過對信息載體進行大規模的物理破壞，從而達到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標對準了信息載體中的數據，由于數據的易失性，計算機數據成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數據的竊取，保護硬盤中的數據。破壞者在得到硬盤后，也不能夠得到硬盤中的數據，從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數據，是經過加密以后的加密數據；從硬盤上讀出的數據，必須經過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術實現IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內容：FPGA及VHDL語言的研究，ATA協議標準研究及IDE接口的FPGA實現。論文對ATA協議做了細致的研究，分析了硬盤接口的工作機制以及主機與硬盤之間的通信協議，并在此基礎上，重點研究了用FPGA的編程功能來實現一個計算機硬件底層接口協議的方法，詳細介紹了芯片的內部框圖及FPGA的軟件流程圖，提出了在實現過程中應注意的要點，最終用FPGA構建了一個雙向IDE硬盤通道，實現了兩套符合ATA-6規范的IDE接口。
上傳時間： 2013-08-02
上傳用戶：Ants
隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
