亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

研究

  • 基于FPGA的IIR多相濾波器的設(shè)計(jì)研究

    多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號處理領(lǐng)域。在多普勒雷達(dá)信號處理中國內(nèi)外關(guān)于FIR濾波器設(shè)計(jì)研究的報(bào)道較多,而對于IIR濾波器的設(shè)計(jì)研究相對較少,原因是IIR多相濾波器的設(shè)計(jì)復(fù)雜性,使得IIR濾波器在多普勒雷達(dá)數(shù)字信號處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號處理為背景,主要研究數(shù)字多相濾波器的特點(diǎn)和設(shè)計(jì)方法;進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實(shí)現(xiàn)技術(shù)。對于自主研究、設(shè)計(jì)和實(shí)現(xiàn)雷達(dá)信號處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點(diǎn)和區(qū)別。對IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析,重點(diǎn)研究了IIR多相濾波器的設(shè)計(jì)原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計(jì)并擴(kuò)展到多通道和多級結(jié)構(gòu)。在此基礎(chǔ)上,根據(jù)本文研究的多普勒雷達(dá)回波信號需要四通道處理的要求搭建軟件仿真模型,對所設(shè)計(jì)的2級4通道IIR多相濾波器組進(jìn)行了仿真實(shí)驗(yàn),給出仿真結(jié)果,并進(jìn)行了討論。 在完成2級4通道IIR多相濾波器組的軟件仿真后,利用FPGA設(shè)計(jì)平臺(tái),對該IIR多相濾波器組進(jìn)行了設(shè)計(jì)仿真和綜合實(shí)現(xiàn)。在實(shí)現(xiàn)過程中進(jìn)行了功能仿真和時(shí)序仿真兩級仿真驗(yàn)證,結(jié)果表明在模擬硬件環(huán)境中所設(shè)計(jì)的2級4通道IIR多相濾波器組能夠較好地實(shí)現(xiàn)多普勒雷達(dá)回波信號多通道的劃分和濾波功能要求,驗(yàn)證了設(shè)計(jì)思路和方法的正確性和可行性。

    標(biāo)簽: FPGA IIR 多相濾波器

    上傳時(shí)間: 2013-04-24

    上傳用戶:gongxinshiwo@163.com

  • 基于FPGA的PROFIBUSDP從站接口研究

    PROFIBUS現(xiàn)場總線技術(shù)是當(dāng)今控制領(lǐng)域的一個(gè)熱點(diǎn)。目前國內(nèi)對于PROFIBUS-DP的應(yīng)用和研究主要以西門子等國外大公司的成套設(shè)備為主,用單片機(jī)+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟,而自主開發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對這一現(xiàn)狀,本論文采用FPGA做控制器,提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計(jì)方案,使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對PROFIBUS現(xiàn)場總線技術(shù)進(jìn)行概述,主要從現(xiàn)場總線的技術(shù)特點(diǎn)、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機(jī)制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實(shí)現(xiàn)。 在硬件設(shè)計(jì)中,本文從PROFIBUS協(xié)議芯片SPC3實(shí)現(xiàn)的具體功能出發(fā),結(jié)合EDA(Electronic Design Amomation)設(shè)計(jì)自項(xiàng)向下的設(shè)計(jì)思想,給出了總線接口的總體設(shè)計(jì)方案。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來的擴(kuò)展。 本設(shè)計(jì)使用VHDL描述,在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化,最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實(shí)現(xiàn)。在軟件設(shè)計(jì)中,詳細(xì)介紹了通信接口的軟件設(shè)計(jì)實(shí)現(xiàn),包括狀態(tài)機(jī)的實(shí)現(xiàn)、各種通信報(bào)文的實(shí)現(xiàn)、GSD文件的編寫等。 再通過Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機(jī)做主站,使用COMPROFIBUS組態(tài)軟件,組建系統(tǒng)進(jìn)行通訊測試,得到良好結(jié)果。

    標(biāo)簽: PROFIBUSDP FPGA 接口

    上傳時(shí)間: 2013-05-25

    上傳用戶:xwd2010

  • 基于FPGA的USB接口數(shù)據(jù)采集系統(tǒng)研究

    隨著科學(xué)技術(shù)水平的不斷提高,在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測對象的性質(zhì),對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置,由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn),已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議,然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個(gè)方面,詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器,提供兩條模擬信號通道,可以同時(shí)采集雙路信號,最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制,控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換,并產(chǎn)生其中的邏輯控制信號和時(shí)序信號。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì),主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動(dòng)程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺(tái),雖然增加了復(fù)雜程度,但是軟件執(zhí)行效率及重用性均得到提高。 最后,應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號及電木的導(dǎo)熱系數(shù),以驗(yàn)證測試系統(tǒng)的可靠信與準(zhǔn)確性。

    標(biāo)簽: FPGA USB 接口 數(shù)據(jù)采集

    上傳時(shí)間: 2013-04-24

    上傳用戶:鳳臨西北

  • 基于FPGA的紅外圖像處理技術(shù)研究

    隨著微電子技術(shù)的發(fā)展,國內(nèi)外紅外成像技術(shù)也得到了廣泛的應(yīng)用和研究。各國軍方針對現(xiàn)代戰(zhàn)爭和未來信息戰(zhàn)的新形勢,對熱成像技術(shù)提出了更高的要求,希望今后能研制出性能更佳、體積更小、分辨率和靈敏度更高、作用距離更遠(yuǎn)、價(jià)格更低的紅外成像系統(tǒng)。 CCD 成像系統(tǒng)的關(guān)鍵技術(shù)是 CCD 器件設(shè)計(jì)和圖像處理。本課題通過對CCD 圖像處理技術(shù)的研究,采用嵌入式 Nios Ⅱ+FPGA 的工作方式,充分發(fā)揮嵌入式 Nios Ⅱ處理器靈活性和 FPGA 處理速度快的優(yōu)點(diǎn),構(gòu)建出結(jié)構(gòu)靈活、處理速度高以及功能完善的圖像處理系統(tǒng)。該系統(tǒng)能同時(shí)實(shí)時(shí)實(shí)現(xiàn)兩點(diǎn)校正算法、加權(quán)濾波算法、對比度增強(qiáng)算法以及疵點(diǎn)補(bǔ)償?shù)榷囗?xiàng)功能。 本系統(tǒng)成功應(yīng)用于國內(nèi)某研究所研制的目前國內(nèi)最大型面陣 (PtSi 512×512) CCD 焦平面探測器成像組件中,得到了良好的成像效果;同時(shí),由該處理系統(tǒng)構(gòu)成的 InGaAs 成像組件也處于國內(nèi)領(lǐng)先水平。從長遠(yuǎn)來看,該項(xiàng)技術(shù)應(yīng)用于中電 44 所多種成像組件項(xiàng)目的研究中,推動(dòng)了 PtSi 256×256、PtSi 512×512 焦平面探測器成像組件以及 4096×96TDI CCD 成像組件的工程化應(yīng)用進(jìn)程。

    標(biāo)簽: FPGA 紅外圖像 處理技術(shù)

    上傳時(shí)間: 2013-05-22

    上傳用戶:元宵漢堡包

  • 基于FPGA的靜止圖像壓縮系統(tǒng)的研究

    基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設(shè)計(jì)電力電子與電力傳動(dòng)數(shù)字圖像在人們生活中的應(yīng)用越來越廣泛,由于原始圖像數(shù)據(jù)量比較大,因此數(shù)字圖像壓縮技術(shù)逐漸成為圖像應(yīng)用的一個(gè)核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域,國際標(biāo)準(zhǔn)化組織于1992年推出的JPEG標(biāo)準(zhǔn)應(yīng)用最為廣泛。 本文基于FPGA設(shè)計(jì)了JPEG圖像壓縮系統(tǒng),通過改進(jìn)算法,優(yōu)化結(jié)構(gòu),在合理的利用硬件資源的條件下,有效的挖掘出算法內(nèi)部的并行性。改進(jìn)了DCT變換算法,設(shè)計(jì)了并行查找表結(jié)構(gòu)的乘法器,采用了流水線優(yōu)化算法來解決時(shí)間并行性問題,提高了DCT模塊的運(yùn)算速度。依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成了Huffman編碼運(yùn)算,同時(shí)提高了編碼速度。整個(gè)設(shè)計(jì)通過EDA軟件進(jìn)行了邏輯綜合及功能與時(shí)序仿真。綜合和仿真結(jié)果表明,本文提出的算法在速度和資源利用方面均達(dá)到了較好的狀態(tài),可滿足實(shí)時(shí)JPEG圖像壓縮的要求。 設(shè)計(jì)了一個(gè)硬件開發(fā)平臺(tái),對JPEG圖像壓縮系統(tǒng)進(jìn)行了驗(yàn)證。硬件平臺(tái)上使用ADV7181B來實(shí)現(xiàn)AD轉(zhuǎn)換;使用TI公司TMS320C6416型DSP芯片實(shí)現(xiàn)了系統(tǒng)配置以及通過PCI接口與上位機(jī)PC的實(shí)現(xiàn)數(shù)據(jù)交換;使用Microsoft VC++6.0開發(fā)平臺(tái)開發(fā)了系統(tǒng)控制軟件平臺(tái),實(shí)現(xiàn)對整個(gè)壓縮系統(tǒng)的控制。

    標(biāo)簽: FPGA 圖像壓縮系統(tǒng)

    上傳時(shí)間: 2013-05-24

    上傳用戶:GHF

  • 基于FPGA的汽車發(fā)動(dòng)機(jī)控制器研究

    汽車工業(yè)在國民經(jīng)濟(jì)增長中發(fā)揮著越來越重要的作用。近幾年,雖然我國的汽車工業(yè)已經(jīng)得到了飛速的發(fā)展,但汽車ECU(Electronic Control Unit)的設(shè)計(jì)制造一直無法實(shí)現(xiàn)國產(chǎn)化,嚴(yán)重制約了汽車工業(yè)的發(fā)展。針對這個(gè)現(xiàn)狀,本課題對于ECU的設(shè)計(jì)進(jìn)行了初步研究。首次嘗試了基于SOPC技術(shù)的ECU系統(tǒng)設(shè)計(jì),并利用dSPACE實(shí)時(shí)仿真發(fā)動(dòng)機(jī),完成了ECU的硬件在回路仿真,對控制效果進(jìn)行了測試和分析。 目前,市場上的ECU系統(tǒng)都是基于專用單片機(jī)的。本文首先對現(xiàn)有的汽車發(fā)動(dòng)機(jī)控制器結(jié)構(gòu)進(jìn)行了分析比較,總結(jié)出ECU的主要組成部件;而后通過各類方案的對比,確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術(shù)方案。 之后,進(jìn)行了汽車發(fā)動(dòng)機(jī)模型搭建和控制算法的設(shè)計(jì)。發(fā)動(dòng)機(jī)模型以Hendricks提出的均值模型為基礎(chǔ),參考mathworks公司的發(fā)動(dòng)機(jī)建模方案進(jìn)行設(shè)計(jì)。并在該模型基礎(chǔ)上,參考Fekete提出的針對多缸發(fā)動(dòng)機(jī)的基于模型的空燃比控制策略和mathworks發(fā)動(dòng)機(jī)控制方案,建立了以控制空燃比為核心的發(fā)動(dòng)機(jī)噴油控制算法。并通過simulink的仿真,驗(yàn)證了模型和算法的合理有效性。 基于系統(tǒng)設(shè)計(jì)總體方案,完成了ECU硬件電路設(shè)計(jì),并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后,利用dSPACE實(shí)時(shí)仿真發(fā)動(dòng)機(jī),進(jìn)行ECU的硬件在回路仿真,對本文設(shè)計(jì)的ECU系統(tǒng)進(jìn)行了測試。證實(shí)了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發(fā)動(dòng)機(jī)模型和系統(tǒng)軟硬件設(shè)計(jì),使得系統(tǒng)結(jié)構(gòu)和軟件流程等一目了然,淺顯易懂。同時(shí)論文中采用的基于SOPC技術(shù)的ECU設(shè)計(jì)具有一定創(chuàng)新性,對于其他ECU系統(tǒng)的開發(fā)和設(shè)計(jì)具有一定指導(dǎo)意義。

    標(biāo)簽: FPGA 汽車發(fā)動(dòng)機(jī) 控制器

    上傳時(shí)間: 2013-07-11

    上傳用戶:小眼睛LSL

  • 1553B總線接口技術(shù)研究及FPGA實(shí)現(xiàn)

    本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計(jì)的基礎(chǔ)上,結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù),提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā),結(jié)合自頂向下的設(shè)計(jì)思想,給出了總線接口的總體設(shè)計(jì)方案,考慮到電路的具體實(shí)現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后,重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì),最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用,對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述,在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化,在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作,能處理多種消息格式的傳輸,并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測試系統(tǒng),選擇TMS320LF2407作為主處理器,測試主要包括主處理器的自發(fā)自收驗(yàn)證,加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。

    標(biāo)簽: 1553B FPGA 總線接口 技術(shù)研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:sz_hjbf

  • 基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究

    目前,數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域,信號處理算法理論己趨于成熟,但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優(yōu)點(diǎn),大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化,縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性,在超高速信號處理和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究,基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn),把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下: FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理,對FPGA進(jìn)行選型,設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分:多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣,分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊,并進(jìn)行了仿真,完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號處理中占有重要的地位,因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu),提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器,碟形運(yùn)算單元,存儲(chǔ)器,控制器,并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明,狀態(tài)機(jī)控制器成功地對各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ),設(shè)計(jì)了FPGA與閃存的硬件連接,設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究,結(jié)合單片系統(tǒng)的特點(diǎn),把整個(gè)系統(tǒng)分為多通道采樣控制模塊,數(shù)據(jù)處理模塊,存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明,此FPGA單片系統(tǒng)可完成對實(shí)時(shí)信號的高速采集與處理。

    標(biāo)簽: FPGA 數(shù)據(jù)采集 處理技術(shù)

    上傳時(shí)間: 2013-07-06

    上傳用戶:eclipse

  • 藍(lán)牙跳頻技術(shù)研究及其改進(jìn)算法

    本文研究了藍(lán)牙的跳頻算法,結(jié)合SystemView和Matlab兩種軟件,對其跳頻內(nèi)核進(jìn)行仿真和分析。同時(shí),對一種特別用于藍(lán)牙的跳頻改進(jìn)方案——鏈路狀態(tài)歷史紀(jì)錄表的方法進(jìn)行研究。關(guān)鍵字: 藍(lán)牙

    標(biāo)簽: 藍(lán)牙 技術(shù)研究 改進(jìn)算法 跳頻

    上傳時(shí)間: 2013-07-06

    上傳用戶:小草123

  • 數(shù)字音頻廣播中OFDM調(diào)制的研究與實(shí)現(xiàn)

    正交頻分復(fù)用(OFDM)是一種無線環(huán)境下的高速傳輸技術(shù),它使用一系列低速子載波并行傳輸數(shù)據(jù),具有抗多徑干擾的能力、能以很高的頻譜利用率實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)。數(shù)字音頻廣播(DAB)系統(tǒng)中采用OFDM調(diào)制技術(shù)。 本文首先概述了OF'DM的基本原理和實(shí)現(xiàn)方法,分析了DAB中不同模式下OFDM調(diào)制的參數(shù)和特點(diǎn)。實(shí)現(xiàn)OFDM的核心技術(shù)是快速傅立葉變換(FFT)。本文在分析研究了多種FFT算法的基礎(chǔ)上選擇了最適合FPGA實(shí)現(xiàn)的,滿足DAB系統(tǒng)中OFDM調(diào)制要求的FFT算法,即將2048點(diǎn)FFT分解為基-4和基-2混合基算法。 本文研究重點(diǎn)是使用FPGA實(shí)現(xiàn)2048點(diǎn)復(fù)數(shù)FFT處理器。2048點(diǎn)FFT由五級基-4運(yùn)算和一級基-2運(yùn)算組成。針對這一算法以及FPGA特點(diǎn),進(jìn)行系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個(gè)模塊設(shè)計(jì)、FPGA實(shí)現(xiàn)和測試。一個(gè)基-4和基-2復(fù)用的蝶形運(yùn)算模塊是整個(gè)FFT處理器的核心部分。此外系統(tǒng)還包括:系統(tǒng)控制模塊,地址產(chǎn)生模塊,RAM和ROM。本文特別針對2048點(diǎn)按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉(zhuǎn)因子地址生成的方法。 仿真和驗(yàn)證表明,運(yùn)算的結(jié)果可以達(dá)到一定的精度要求,運(yùn)算速度滿足系統(tǒng)要求,說明該OFDM調(diào)制器的設(shè)計(jì)是可行的,可以應(yīng)用于DAB系統(tǒng)中

    標(biāo)簽: OFDM 數(shù)字音頻廣播 調(diào)制

    上傳時(shí)間: 2013-06-05

    上傳用戶:star_in_rain

主站蜘蛛池模板: 阿荣旗| 临武县| 武宣县| 墨江| 科技| 新田县| 和林格尔县| 盐津县| 观塘区| 丁青县| 佛山市| 湖口县| 元氏县| 贵南县| 揭东县| 井陉县| 交口县| 喀喇| 七台河市| 阳春市| 乌苏市| 巩义市| 孝昌县| 青龙| 冕宁县| 福贡县| 噶尔县| 丰顺县| 湟中县| 鄂温| 桂阳县| 临夏市| 广丰县| 栾城县| 西乌珠穆沁旗| 襄樊市| 新丰县| 铁岭县| 二连浩特市| 开原市| 彭阳县|