數(shù)據(jù)包過濾（packet filtering）是一個(gè)用軟件或硬件設(shè)備對向網(wǎng)絡(luò)上傳或從網(wǎng)絡(luò)下載的數(shù)據(jù)流進(jìn)行有選擇的控制過程。數(shù)據(jù)包過濾器通常是在將數(shù)據(jù)包從一個(gè)網(wǎng)站向另一個(gè)網(wǎng)絡(luò)傳送的過程中允許或阻止它們的通過(更為常見的是在從英特網(wǎng)向內(nèi)部網(wǎng)絡(luò)傳輸數(shù)據(jù)時(shí)，或從內(nèi)部網(wǎng)絡(luò)向英特網(wǎng)傳輸)。數(shù)據(jù)包過濾類防火墻對所有通過它進(jìn)出的數(shù)據(jù)包進(jìn)行檢查，并阻止那些不符合既定規(guī)則數(shù)據(jù)包的傳輸。
標(biāo)簽： filtering packet 數(shù)據(jù)包 網(wǎng)絡(luò)
上傳時(shí)間： 2013-12-31
上傳用戶：qlpqlq
本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)計(jì)的正確性已通過硬件實(shí)驗(yàn)得到驗(yàn)證。
上傳時(shí)間： 2014-02-01
上傳用戶：wff
嵌入式圖像采集系統(tǒng)中的硬件實(shí)現(xiàn)研究，大家分享
標(biāo)簽： 嵌入式 圖像采集系統(tǒng) 實(shí)現(xiàn)研究 硬件
上傳時(shí)間： 2017-08-09
上傳用戶：litianchu
初中計(jì)算機(jī)優(yōu)秀論文-嵌入式MP3解碼器中Huffman算法的硬件加速
標(biāo)簽： Huffman MP3 計(jì)算機(jī) 嵌入式
上傳時(shí)間： 2014-01-01
上傳用戶：ztj182002
觸摸屏的硬件原理, 觸摸屏驅(qū)動(dòng)文件操作結(jié)構(gòu)體,觸摸屏驅(qū)動(dòng)中的硬件控制
標(biāo)簽： 觸摸屏 硬件 驅(qū)動(dòng) 文件操作
上傳時(shí)間： 2017-09-10
上傳用戶：yiwen213
eda應(yīng)用中的硬件描述語言vhdl4倍頻率設(shè)計(jì)方法
上傳時(shí)間： 2017-09-13
上傳用戶：獨(dú)孤求源
基于FPGA器件的DDS設(shè)計(jì)實(shí)現(xiàn)中的一個(gè)核心部分就是波形存儲(chǔ)表的設(shè)計(jì)。首先采用LPM_ROM和 VHDL選擇語句這兩種方法進(jìn)行波形存儲(chǔ)表的設(shè)計(jì)和比較分析 然后考慮到硬件資源的有限性及DDS的精度要 求,對這兩種方法的程序進(jìn)行了優(yōu)化 最后對這兩種方法設(shè)計(jì)的程序進(jìn)行仿真和硬件調(diào)試。結(jié)果表明:采用這兩種 方法都能有效地實(shí)現(xiàn)DDS中波形存儲(chǔ)表的設(shè)計(jì)。
標(biāo)簽： DDS LPM_ROM FPGA VHDL
上傳時(shí)間： 2017-09-16
上傳用戶：sardinescn
實(shí)用電子技術(shù)專輯 385冊 3.609G硬件設(shè)計(jì)中一些術(shù)語的簡稱 4頁 0.1M pdf版.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
ad9280_9708 ADDA模塊硬件資料+PDF原理圖+AD、PADS、CADENCE3中格式原理圖庫PCB封裝庫文件:原理圖庫：Library Component Count : 41Name Description----------------------------------------------------------------------------------------------------AD8065ARTAD9280ARSZRL AD9708ARUZB5S_0 C1608CT2012_0 CT2012_0_1INDUCTOR INDUCTOR_1 LED_0 LED GRN SGL 25MA 0603LQH32C_0 LQH32C_0_1 MC34063AD 1.5-A PEAK BOOST/BUCK/INVERTING SWITCHING REGULATORS, -40 to 85℃RES_ADJ_0 Single Turn Top Adjust, 3362PTL072 TLV1117-33 IC REG LDO 3.3V 1A SOT223ZDIODE_0 DIODE ZNR -- 0.2W 5.1V AEC-Q101 SOD523PCB封裝庫：Component Count : 17Component Name-----------------------------------------------3386P-1C0603DIP-2X20_2P54EC6P3L0603L1210L7373LED0603R0603R2512SMASMA_THVT_312X312SOP8SOT23-5SOT223SSOP28_0R65_10R2X7R8TSSOP28_0R65_9R7X4R4
上傳時(shí)間： 2021-12-04
上傳用戶：
該文檔為基于FPGA的圖像中值濾波器的硬件實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-13
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
