亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件中斷

  • 自動檢測80C51串行通訊中的波特率

    自動檢測80C51串行通訊中的波特率:本文介紹一種在80C51 串行通訊應用中自動檢測波特率的方法。按照經驗,程序起動后所接收到的第1 個字符用于測量波特率。這種方法可以不用設定難于記憶的開關,還可以

    標簽: 80C51 自動檢測 串行通訊 波特率

    上傳時間: 2013-04-24

    上傳用戶:dyctj

  • 基于AT89C51單片機的微型可編程控崩器

    介招用AT8 9 c5 單片機構成微型可鳊程控制器PLc的設計思路一系統硬件配置和軟件設計方法,最后給出此微型可鳊程控制器在水塔水位控制中應用的實例。

    標簽: 89C C51 AT 89

    上傳時間: 2013-04-24

    上傳用戶:zhangjt

  • EDA軟件在電路設計中的應用

    EDA軟件在電路設計中的應用 摘要: 在EDA軟件的基礎上, 介紹了仿真功能在數字邏輯電路設計中的應用, 佐證了由傳統實驗教學向現代化創新性教學

    標簽: EDA 軟件 電路設計 中的應用

    上傳時間: 2013-04-24

    上傳用戶:zhqzal1014

  • 高噪聲率下極值型中值濾波算法的改進

    極值型中值濾波算法在高噪聲率下的濾波效果不是很好,主要原因有以下兩個:首先,濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移;其次是高噪聲率環境下,可能序列中值本身就是是噪聲點。對此,本文提出

    標簽: 高噪聲率 中值濾波 法的改進

    上傳時間: 2013-06-26

    上傳用戶:小小小熊

  • 軟PLC程序編輯器中功能塊的設計與實現

    本文分析了目前軟PLC 編輯器中功能塊編程的不足,提出了使用面向對象的概念來設計功能塊圖的方法。通過研究軟PLC 開發系統和編譯系統的模型,詳細討論了PLC 梯形圖中圖元的設計方法,并基于此方

    標簽: PLC 程序 功能塊

    上傳時間: 2013-06-21

    上傳用戶:allen-zhao123

  • LabVIEW計數濾波器在信號降噪中的應用

    本文針對工業測試現場中方波頻率信號的高頻噪聲污染問題,選用LabVIEW 中提供的脈寬濾波、數據采集等功能模塊組建了虛擬計數濾波器,設計并實現了一種可靠、便捷的方波頻率信號的數字濾波。工程實踐

    標簽: LabVIEW 濾波器 信號降噪 中的應用

    上傳時間: 2013-04-24

    上傳用戶:jackgao

  • 序列檢測器

    利用數字信號狀態機,借助Verilog硬件描述語言實現序列檢測。能夠檢測輸入信號中特定的序列。

    標簽: 序列 檢測器

    上傳時間: 2013-05-15

    上傳用戶:wang5829

  • 霍爾傳感器A44E 在車輪測速中的應用研究

    摘 要: 在汽車行駛及機車控制系統中對測速裝置的要求是分辨能力強、高精度、盡可能短的檢測時間以及抗干擾能 力強等。該文介紹了一種應用霍爾傳感器A44E 獲得穩定的脈沖信號,從而實現對車速進行智能測量的方案。測試 結果表明,運用該方案實現的系統能很好的達到對車輪測速的要求。 關鍵詞: 霍爾傳感器;速度測量;脈沖檢測 中圖分類號: E911   文獻標識碼: A

    標簽: A44E 霍爾傳感器 測速 中的應用

    上傳時間: 2013-07-11

    上傳用戶:青春123

  • 優化ⅡR數字濾波器的FPGA實現

    本文以數字信號處理系統為應用背景,圍繞基于FPGA的ⅡR數字濾波器的實現技術展開了研究。 首先以ⅡR數字濾波器的優化設計基本理論為依據,研究了在頻域上的最小均方誤差設計法和在時域上的最小平方誤差設計法。以四階和六階兩個ⅡR低通數字濾波器設計為例,利用Matlab軟件進行輔助設計,探討了濾波器的設計過程。 然后著重研究了FPGA的設計方法和設計流程,在設計中采用了層次化、模塊化的設計思想,將整個濾波器劃分為多個功能模塊,利用VHDL語言編程和原理圖兩種設計技術進行了ⅡR濾波器的各個功能模塊的設計,采用EPlCl2Q240器件實現了基于FPGA的二個二階節級聯型結構的四階ⅡR低通數字濾波器,并類推了設計六階ⅡR低通數字濾波器。最后用QuartusⅡ4.0軟件進行了綜合與仿真,用MATLAB7.0軟件對仿真結果進行了分析,最終在GW48-PK2開發系統中進行了硬件電路驗證,得出了實際濾波效果測試波形,驗證了所設計濾波器的正確性。 本設計對于用二階節級聯型結構構成的ⅡR數字濾波器硬件電路具有通用性,通過改變二階節級聯型結構的數量,可以構成任意偶數階的濾波器;同時,通過上模型中系數的變換,也可以構成相應階數的高通、帶通、帶阻等濾波器。

    標簽: FPGA 數字濾波器

    上傳時間: 2013-06-20

    上傳用戶:lw852826

  • 應用VHDL基于FPGA設計FIR濾波器

    伴隨高速DSP技術的廣泛應用,實時快速可靠地進行數字信號處理成為用戶追求的目標。同時,由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件,它的最大優點在于:設計任何幅頻特性時,可以具有嚴格的線性相位,這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件,它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器,在加上VHDL語言靈活的描述方法以及與硬件無關的特點,使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究,并設計了一個16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數字濾波器的基本理論為依據,使用分布式算法作為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想,將整個濾波器劃分為多個模塊,利用VHDL語言的描述方法進行了各個功能模塊的設計,最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例,用MAX+PLUSII軟件進行了仿真,并用MATLAB對仿真結果進行了分析,證明所設計的FIR數字濾波器功能正確。 仿真結果表明,本論文所設計的FIR濾波器硬件規模較小,采樣率達到了17.73MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。

    標簽: VHDL FPGA FIR 濾波器

    上傳時間: 2013-04-24

    上傳用戶:zdluffy

主站蜘蛛池模板: 南昌市| 克东县| 花莲县| 卫辉市| 广南县| 山东省| 宿迁市| 永登县| 永康市| 卢龙县| 蒙阴县| 景泰县| 彭水| 广丰县| 剑川县| 石渠县| 昭平县| 澄江县| 岳阳县| 军事| 栾川县| 通州市| 南部县| 南宫市| 晋州市| 左云县| 塔河县| 集安市| 罗甸县| 德化县| 祁连县| 桑日县| 历史| 高平市| 资源县| 平顺县| 安岳县| 普陀区| 龙门县| 阿图什市| 孝昌县|