現代通信技術朝著高速、精確的方向發展,尤其是高速串行通信,逐漸成為通信技術的主流,在各行各業扮演著極其重要的角色,文中簡述了高速I/O的相關技術,如SERDES (串行器/解串器)技術、8B /10B編碼、COMMA字符、預加重等,并列舉了具有代表性的Xilinx公司的FPGA產品,展示了Rocket IO技術的實際應用。關鍵詞:高速I/O接口; SERDES;預加重
標簽： 接口技術
上傳時間： 2013-11-23
上傳用戶：子虛烏有
一個功放擴大器的程序，MCU是AT89C2051 帶有遙控器接收功能及音量控制PT2259 編碼器的檢測
標簽： 程序
上傳時間： 2013-12-13
上傳用戶：himbly
W78E51B 規格書 W78E51B 是寬頻率范圍、低功耗的8 位微控制器。它的指令集同標準8051 指令集完全兼容。W78E51B 包含4K 字節的Flash EPROM；128 字節的RAM；4 個8 位雙向、可位尋址的I/O 口；一個附加的4 位 I/O 口P4；2 個16 位定時/計數器；一個硬件Watchdog 定時器及一個串行口。這些外圍設備都由有7 個中斷源和2 級中斷能力的中斷系統支持。為了方便用戶進行編程和驗證，W78E51B 內含的Flash EPROM 允許電編程和電讀寫。一旦代碼確定后，用戶就可以對代碼進行保護。 W78E51B 有2 種節電模式，空閑模式和掉電模式，2 種模式均可由軟件來控制選擇。空閑模式下，處理 器時鐘被關閉，但外設仍繼續工作。在掉電模式下晶體振蕩器停止工作，以將功耗降至最低。外部時鐘 可以在任何時間及狀態下被關閉，而不影響處理器運行。
標簽： W78E51B Flash EPROM 8051
上傳時間： 2014-11-29
上傳用戶：klin3139
XAPP858 - 利用 Virtex-5 FPGA 實現的高性能 DDR2 SDRAM 接口數據采集 本應用指南描述了用于實現 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和數據采集的技巧。 本數據采集技巧使用了輸入串行器/解串器（ISERDES）和輸出串行器/解串器（OSERDES）的功能。
標簽： SDRAM DDR2 Virtex XAPP
上傳時間： 2014-01-19
上傳用戶：sk5201314
對這個程序的源代碼做了詳細的說明。因此它可以做為學習windows消息體制的范例，當然也可以做為32位匯編語言學習的參考資料。(不能作為16位匯編的發音程序的范例,因為我是直接調用的聲卡API接口函數,從而隱藏了用直接控制硬件(比如定時器,揚聲器)的方法.
標簽： windows 程序 源代碼 范例
上傳時間： 2016-07-28
上傳用戶：qwe1234
在WinAVR下的ST7565圖形點陣的驅動程序，可以顯示5*7 & 8*16的ASCII和自定義的漢字，並且有3*4矩陣按鍵的掃描解碼程序。
標簽： WinAVR 7565 ST 驅動
上傳時間： 2013-12-26
上傳用戶：LIKE
Fluent中文教程 pdf格式，對于開始學習Fluent的人來說相當適用，可以按照本書學習！ I、目錄 第一章、開始 第二章、操作界面 第三章、文件的讀寫 第四章、單位系統 第五章、讀入和操作網格 第六章、邊界條件 第七章、物理特性 第八章、基本物理模型 第九章、湍流模型 第十章、輻射模型 第十一章、化學輸運與反應流 第十二章、污染形成模型 第十三章、相變模擬 第十四章、多相流模型 第十五章、動坐標系下的流動 第十六章、解算器的使用 第十七章、網格適應 第十八章、數據顯示與報告界面 第十九章、圖形與可視化 第二十章、Alphanumeric Report 第二十一章、流場函數定義 第二十二章、并行處理 第二十三章、自定義函數 第二十四章、參考向導 第二十五章、索引（Bibliograph 第二十六章、命令索引 II、如何使用該教程
標簽： Fluent 教程
上傳時間： 2013-12-18
上傳用戶：netwolf
※使用方式： 1.解密方式 將所有加密的XML檔案放置在同一資料夾內 點兩下工具則為全部解密 解密後的副檔名為 .dec 2.加密方式 將所有解密的XML檔案放置在同一資料夾內 點兩下工具則為全部加密 加密以前請將副檔名改為 .e
標簽： Lineage-spz-xml
上傳時間： 2021-07-14
上傳用戶：323222222
設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分 了解研究學習，進而才可設計出優良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
蟲蟲下載站版權所有 京ICP備2021023401號-1
