国产精品国产三级在线观看,97国产精品videossex,亚洲精品资源美女情侣酒店

硬件解碼器

基于CPLD的擾碼與解擾碼器的設(shè)計(jì)

基于CPLD的擾碼與解擾碼器的設(shè)計(jì)，擾碼用M序列實(shí)現(xiàn)，m序列級(jí)數(shù)和頻率可選

標(biāo)簽： CPLD 碼器

上傳時(shí)間： 2013-08-21

上傳用戶：jiahao131
經(jīng)典碩士論文：JPEG靜止圖像壓縮解壓縮標(biāo)準(zhǔn)的硬件實(shí)現(xiàn)及其改進(jìn)算法的研究

JPEG靜止圖像壓縮解壓縮標(biāo)準(zhǔn)的硬件實(shí)現(xiàn)及其改進(jìn)算法的研究這是本人做圖像壓縮時(shí)收藏的一個(gè)比較經(jīng)典的碩士論文，希望對(duì)大家有參考價(jià)值

標(biāo)簽： JPEG 碩士圖像壓縮標(biāo)準(zhǔn)

上傳時(shí)間： 2013-09-01

上傳用戶：mqien
ADC0809模數(shù)轉(zhuǎn)換器的使用詳解與程序

ADC0809模數(shù)轉(zhuǎn)換器的使用詳解與程序

標(biāo)簽： 0809 ADC 模數(shù)轉(zhuǎn)換器使用詳解

上傳時(shí)間： 2013-10-20

上傳用戶：shaojie2080
設(shè)計(jì)實(shí)例2：MP3播放器硬件電路設(shè)計(jì)

MP3播放器硬件電路設(shè)計(jì)實(shí)例

標(biāo)簽： MP3 設(shè)計(jì)實(shí)例播放器硬件電路設(shè)計(jì)

上傳時(shí)間： 2013-11-25

上傳用戶：13788529953
功率解耦的單相光伏并網(wǎng)逆變器

太陽(yáng)能AC模塊逆變器是近年來發(fā)展非常快的技術(shù)，本文提出一種新型的基于反激變換器的逆變器拓?fù)浣Y(jié)構(gòu)。該電路結(jié)構(gòu)簡(jiǎn)單，通過Zeta電路將功率脈動(dòng)轉(zhuǎn)換成小容量電容上的電壓脈動(dòng)。大大減小了直流輸入側(cè)的低頻諧波電流，實(shí)現(xiàn)了良好的功率解耦。相比較其他AC模塊逆變器中使用大電容進(jìn)行功率解耦的方法，既節(jié)省了成本又減小了體積。文中采用峰值電流控制方案，使逆變器能夠輸出純正弦的并網(wǎng)電流波形和單位功率因數(shù)。最后通過仿真和實(shí)驗(yàn)數(shù)據(jù)驗(yàn) 證了所提新型逆變器的有效性和可行性。關(guān)鍵詞光伏系統(tǒng) AC模塊反激變換器功率解耦 1 引言隨著全球經(jīng)濟(jì)的快速發(fā)展，人類對(duì)能源的需求日益增長(zhǎng)，傳統(tǒng)化石能源的大量消耗使全球面臨著能源危機(jī)l1-2]。因此世界各國(guó)正在致力于新能源的開發(fā)和使用。太陽(yáng)能、風(fēng)能、地?zé)崮芎统毕艿饶?源形式都可以為人類所利用，而這其中太陽(yáng)能以其資源豐富、分布廣泛、可以再生以及不污染環(huán)境等優(yōu)點(diǎn)，受到學(xué)者們的高度重視。太陽(yáng)能光伏發(fā)電是一種將太陽(yáng)光輻射能通過光伏效應(yīng)，經(jīng)太陽(yáng)能電池直接轉(zhuǎn)換為電能的新型發(fā)電技術(shù)_3 。目前太陽(yáng)能光伏系統(tǒng)主要分為分散式獨(dú) 立發(fā)電系統(tǒng)和并網(wǎng)式發(fā)電系統(tǒng)l4j。其中后者省略了直流環(huán)節(jié)的蓄電池組，對(duì)電能的利用更加靈活，具有很好的發(fā)展前景。在光伏并網(wǎng)系統(tǒng)中，逆變器決定著系統(tǒng)的效率以及輸出電流波形的質(zhì)量，是整個(gè)光伏發(fā)電系統(tǒng)的技術(shù)核心，因此研究開發(fā)新型高效逆變器成為越來越多學(xué)者關(guān)注的焦點(diǎn)。光伏逆變器的拓?fù)浣Y(jié)構(gòu)多種多樣，過去主要是集中式逆變器，目前應(yīng)用較多的是串聯(lián)式逆變器和多組串聯(lián)式逆變器[5-7 3。AC模塊逆變器是近幾年來比較熱門的技術(shù)l8。。在這種系統(tǒng)中，每組光電模塊和一個(gè)逆變器集成到一起，形成一個(gè)AC模塊，再將所有AC模塊的輸出并聯(lián)到一起接入電網(wǎng)。這樣就消除了傳統(tǒng)逆變器中，由于逆變器和光伏模塊不匹配而造成的功率損失。

標(biāo)簽： 功率解耦光伏并網(wǎng) 單相逆變器

上傳時(shí)間： 2013-11-04

上傳用戶：liujinzhao
主從型IGCT逆變器及其在STATCOM中的應(yīng)用

本文針對(duì)6KV中壓電網(wǎng)三相平衡負(fù)載的無功功率補(bǔ)償，結(jié)合二極管箝位多電平逆變器和H橋級(jí)聯(lián)多電平逆變器的特點(diǎn)，提出了一種能夠直接并入電網(wǎng)的新型主從式的逆變器結(jié)構(gòu)：主逆變器采用二極管箝位三電平逆變器，從逆變器采用三個(gè)H橋(即全橋)逆變器。主逆變器和H橋逆變器采用級(jí)聯(lián)的形式連接，最后構(gòu)成一個(gè)五電平的混聯(lián)逆變器。從逆變器負(fù)責(zé)產(chǎn)生一個(gè)方波電壓，構(gòu)成輸?shù)A正弦電壓的基本成分：主逆變器產(chǎn)生輸出電壓的補(bǔ)償部分以及負(fù)責(zé)消除低次諧波。對(duì)于主逆變器直流側(cè)電容電壓的平衡問題，本文提出了一種采用硬件電路平衡的方法，從而降低了PWM調(diào)制時(shí)控制方法的復(fù)雜性。因?yàn)榧砷T極換相晶閘管(IGCT)這種新型電力電子器件具有開關(guān)頻率高、無緩沖電路、耐壓高等優(yōu)點(diǎn)，主電路選用IGCT作為開關(guān)器件。本文詳細(xì)分析了用于STATCOM的主從型逆變器電路結(jié)構(gòu)，同時(shí)給出了電路參數(shù)的確定方法，并對(duì)STATCOM逆變器輸出電壓的諧波進(jìn)行了理論分析。根據(jù)本文提出的主從型逆交器結(jié)構(gòu)特點(diǎn)，建立了基于瞬時(shí)無功理論的STATCOM系統(tǒng)動(dòng)態(tài)控制模型，并給出了一種解藕反饋控制方法。最后通過仿真結(jié)果證明了所提出的這種主從型逆變器STA’rC0^I結(jié)構(gòu)在消除諧波方面的優(yōu)越性。

標(biāo)簽： STATCOM IGCT 逆變器中的應(yīng)用

上傳時(shí)間： 2013-10-31

上傳用戶：frank1234
MCS-51單片機(jī)計(jì)數(shù)器定時(shí)器詳解

MCS-51單片機(jī)計(jì)數(shù)器定時(shí)器詳解

標(biāo)簽： MCS 51 單片機(jī) 計(jì)數(shù)器

上傳時(shí)間： 2013-11-20

上傳用戶：13736136189
DSP2812寄存器詳解

DSP2812寄存器詳解

標(biāo)簽： 2812 DSP 寄存器

上傳時(shí)間： 2013-11-08

上傳用戶：songyue1991
Verilog_HDL的基本語法詳解（夏宇聞版）

Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類型共有以下五種：　　系統(tǒng)級(jí)（system）：用高級(jí)語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。　　算法級(jí)（algorithm）：用高級(jí)語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。　　RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。　　門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。　　開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。　　一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。　　Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語言具有以下功能：　　· 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。　　· 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。　　· 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。　　· 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。　　· 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。　　· 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。　　· 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。　　· Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能：　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。　　Verilog HDL的構(gòu)造性語句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。　　Verilog HDL作為一種高級(jí)的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對(duì)應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語法逐一加以介紹。

標(biāo)簽： Verilog_HDL

上傳時(shí)間： 2013-11-23

上傳用戶：青春給了作業(yè)95
基于增量式光電編碼器位移傳感器研究

為了實(shí)現(xiàn)對(duì)位移測(cè)量的需求，提出了一種基于增量式光電編碼器的位移傳感器的設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。傳感器硬件部分主要包括增量式光電編碼器、信號(hào)的傳輸處理和測(cè)量結(jié)果的顯示。軟件部分采用匯編語言設(shè)計(jì)，實(shí)時(shí)解算測(cè)量結(jié)果并驅(qū)動(dòng)顯示屏顯示。實(shí)際應(yīng)用表明，該系統(tǒng)具有操作簡(jiǎn)便、測(cè)試準(zhǔn)確的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： 增量式光電編碼器位移傳感器

上傳時(shí)間： 2014-12-29

上傳用戶：13686209316