<li id="igeee"></li> <rt id="igeee"></rt>
基于CPLD的擾碼與解擾碼器的設計，擾碼用M序列實現，m序列級數和頻率可選
上傳時間： 2013-08-21
上傳用戶：jiahao131
JPEG靜止圖像壓縮解壓縮標準的硬件實現及其改進算法的研究 這是本人做圖像壓縮時收藏的一個比較經典的碩士論文，希望對大家有參考價值
上傳時間： 2013-09-01
上傳用戶：mqien
ADC0809模數轉換器的使用詳解與程序
上傳時間： 2013-10-20
上傳用戶：shaojie2080
MP3播放器硬件電路設計實例
上傳時間： 2013-11-25
上傳用戶：13788529953
太陽能AC模塊逆變器是近年來發(fā)展非?？斓募夹g，本文提出一種新型的基于反激 變換器的逆變器拓撲結構。該電路結構簡單，通過Zeta電路將功率脈動轉換成小容量電容上的 電壓脈動。大大減小了直流輸入側的低頻諧波電流，實現了良好的功率解耦。相比較其他AC模 塊逆變器中使用大電容進行功率解耦的方法， 既節(jié)省了成本又減小了體積。文中采用峰值電流控 制方案，使逆變器能夠輸出純正弦的并網電流波形和單位功率因數。最后通過仿真和實驗數據驗 證了所提新型逆變器的有效性和可行性。 關鍵詞 光伏系統(tǒng) AC模塊 反激變換器 功率解耦 1 引言 隨著全球經濟的快速發(fā)展，人類對能源的需求 日益增長，傳統(tǒng)化石能源的大量消耗使全球面臨著 能源危機l1-2]。因此世界各國正在致力于新能源的 開發(fā)和使用。太陽能、風能、地熱能和潮汐能等能 源形式都可以為人類所利用，而這其中太陽能以其 資源豐富、分布廣泛、可以再生以及不污染環(huán)境等 優(yōu)點，受到學者們的高度重視。 太陽能光伏發(fā)電是一種將太陽光輻射能通過光 伏效應，經太陽能電池直接轉換為電能的新型發(fā)電 技術_3 。目前太陽能光伏系統(tǒng)主要分為分散式獨 立發(fā)電系統(tǒng)和并網式發(fā)電系統(tǒng)l4j。其中后者省略 了直流環(huán)節(jié)的蓄電池組，對電能的利用更加靈活， 具有很好的發(fā)展前景。在光伏并網系統(tǒng)中，逆變器 決定著系統(tǒng)的效率以及輸出電流波形的質量，是整 個光伏發(fā)電系統(tǒng)的技術核心，因此研究開發(fā)新型高 效逆變器成為越來越多學者關注的焦點。 光伏逆變器的拓撲結構多種多樣，過去主要是 集中式逆變器， 目前應用較多的是串聯式逆變器和 多組串聯式逆變器[5-7 3。AC模塊逆變器是近幾年 來比較熱門的技術l8。 。在這種系統(tǒng)中，每組光電 模塊和一個逆變器集成到一起，形成一個AC模 塊，再將所有AC模塊的輸出并聯到一起接入電 網。這樣就消除了傳統(tǒng)逆變器中，由于逆變器和光 伏模塊不匹配而造成的功率損失。
上傳時間： 2013-11-04
上傳用戶：liujinzhao
本文針對6KV中壓電網三相平衡負載的無功功率補償，結合二極管箝位多電平逆變器和H橋級聯多電平逆變器的特點，提出了一種能夠直接并入電網的新型主從式的逆變器結構：主逆變器采用二極管箝位三電平逆變器，從逆變器采用三個H橋(即全橋)逆變器。主逆變器和H橋逆變器采用級聯的形式連接，最后構成一個五電平的混聯逆變器。從逆變器負責產生一個方波電壓，構成輸礎正弦電壓的基本成分：主逆變器產生輸出電壓的補償部分以及負責消除低次諧波。對于主逆變器直流側電容電壓的平衡問題，本文提出了一種采用硬件電路平衡的方法，從而降低了PWM調制時控制方法的復雜性。因為集成門極換相晶閘管(IGCT)這種新型電力電子器件具有開關頻率高、無緩沖電路、耐壓高等優(yōu)點，主電路選用IGCT作為開關器件。本文詳細分析了用于STATCOM的主從型逆變器電路結構，同時給出了電路參數的確定方法，并對STATCOM逆變器輸出電壓的諧波進行了理論分析。根據本文提出的主從型逆交器結構特點，建立了基于瞬時無功理論的STATCOM系統(tǒng)動態(tài)控制模型，并給出了一種解藕反饋控制方法。最后通過仿真結果證明了所提出的這種主從型逆變器STA’rC0^I結構在消除諧波方面的優(yōu)越性。
上傳時間： 2013-10-31
上傳用戶：frank1234
MCS-51單片機計數器定時器詳解
上傳時間： 2013-11-20
上傳用戶：13736136189
DSP2812寄存器詳解
上傳時間： 2013-11-08
上傳用戶：songyue1991
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。 一個復雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結構。 · 提供了可帶參數且非零延續(xù)時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業(yè)95
為了實現對位移測量的需求，提出了一種基于增量式光電編碼器的位移傳感器的設計方案，并完成系統(tǒng)的軟硬件設計。傳感器硬件部分主要包括增量式光電編碼器、信號的傳輸處理和測量結果的顯示。軟件部分采用匯編語言設計，實時解算測量結果并驅動顯示屏顯示。實際應用表明，該系統(tǒng)具有操作簡便、測試準確的特點，達到了設計要求。
上傳時間： 2014-12-29
上傳用戶：13686209316
