<strike id="s8yy8"></strike>
模擬電路詳解
標(biāo)簽： 模擬電子技術(shù) 典型
上傳時間： 2013-11-14
上傳用戶：sunshine1402
硬件設(shè)計
標(biāo)簽： 硬件設(shè)計 濾波電路 軟件濾波 算法
上傳時間： 2014-12-23
上傳用戶：YYRR
ADC0809模數(shù)轉(zhuǎn)換器的使用詳解與程序
標(biāo)簽： 0809 ADC 模數(shù)轉(zhuǎn)換器 使用詳解
上傳時間： 2013-10-20
上傳用戶：shaojie2080
硬件
標(biāo)簽： 硬件設(shè)計
上傳時間： 2013-12-25
上傳用戶：pwcsoft
華為硬件工程師培訓(xùn)資料，單片機(jī)，嵌入式。
標(biāo)簽： 華為 硬件工程師
上傳時間： 2013-10-26
上傳用戶：zhishenglu
看看華為硬件工程師怎么調(diào)電路
上傳時間： 2013-10-08
上傳用戶：fdmpy
硬件工程師手冊
標(biāo)簽： 200.8 20 硬件工程師
上傳用戶：zhtzht
電子發(fā)燒友網(wǎng)為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對高速定位模塊QD75M有一個全面的認(rèn)識。
標(biāo)簽： 75M QD 75 定位模塊
上傳時間： 2013-10-22
上傳用戶：stvnash
為了縮短加法電路運(yùn)行時間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為零的運(yùn)算結(jié)果，節(jié)省了進(jìn)位選擇等待的時間，最后利用XILINX進(jìn)行時序仿真，在FPGA上進(jìn)行驗(yàn)證，可穩(wěn)定運(yùn)行在高達(dá)50兆的頻率，理論分析與計算機(jī)仿真表明該算法切實(shí)可行、有效并且易于實(shí)現(xiàn)。
標(biāo)簽： 進(jìn)位 加法器 硬件 電路實(shí)現(xiàn)
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
臺灣硬件工程師15年layout資料
標(biāo)簽： layout 硬件工程師
上傳時間： 2013-10-10
上傳用戶：wanglf7409
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
