<noscript id="m6cww"></noscript>
大容量FPGA數(shù)據(jù)的EEPROM串行加載
標簽： EEPROM FPGA 大容量 串行
上傳時間： 2013-08-23
上傳用戶：GeekyGeek
FPGA控制串行AD（AD0804）,狀態(tài)機實現(xiàn)，可以根據(jù)該程序?qū)崿F(xiàn)數(shù)字電壓計，數(shù)字溫度計的設計
標簽： FPGA 0804 AD 控制
上傳時間： 2013-08-24
上傳用戶：jiiszha
MIL-STD一1553B是一種集中控制式、時分指令/響應型多路串行數(shù)據(jù)總線標\r\n準，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機載系統(tǒng)設備互聯(lián)的最有效的解\r\n決方案，廣泛的應用于飛機、艦船、坦克等武器平臺上，并且越來越多的應用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對M幾STD一1553B數(shù)據(jù)總線協(xié)議進行研究后，參考國外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設計方案。\r\n在介紹了總線
標簽： MIL-STD 1553B 集中控制 時分
上傳時間： 2013-08-26
上傳用戶：manlian
利用ARM的GPIO和SPI總線進行FPGA的被動串行配置,加載速度可以達到200KBytes/Sec.
標簽： GPIO FPGA ARM SPI
上傳時間： 2013-08-28
上傳用戶：Maple
fpga/CPLD開發(fā)管理Digit-Serial DSP Functions
標簽： Digit-Serial Functions fpga CPLD
上傳時間： 2013-08-30
上傳用戶：lz4v4
CPLD源碼 達芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)
標簽： CPLD 源碼 開發(fā)套件 達芬奇
上傳時間： 2013-09-01
上傳用戶：pei5
基于FPGA的串行通信UART控制器，采用VHDL語言編寫，包含多個子模塊。\r\n在ISE或FPGA的其它開發(fā)環(huán)境下新建一個工程，然后將文檔中的各個模塊程序添加進去，即可運行仿真。源程序已經(jīng)過本人的仿真驗證。
標簽： FPGA UART 串行通信 控制器
上傳時間： 2013-09-03
上傳用戶：xieguodong1234
用VHDL語言在CPLD上實現(xiàn)串行通信
標簽： VHDL CPLD 語言 串行通信
上傳時間： 2013-09-06
上傳用戶：q3290766
cadence講義(清華微電子所),非常詳細的一個PPT課件，來之不易啊！
標簽： cadence 講義 清華
上傳用戶：ks201314
1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設計產(chǎn)生正弦信號的各功能模塊和頂層原理圖； 2、 利用實驗板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號，通過D/A轉(zhuǎn)換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時鐘頻率為16KHz時，輸出正弦波分辨率達到1Hz； 在輸入時鐘頻率為4MHz時，輸出正弦波分辨率達到256Hz； 4、 通過RS232C通信，實現(xiàn)FPGA和PC機之間串行通信，從而實現(xiàn)用PC機改變頻率控制字，實現(xiàn)對輸出正弦波頻率的控制。
標簽： FPGA PC機 串行通信 輸出
上傳用戶：zhuimenghuadie
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
