這是一個SSB移相法分析信號的Systemview源代碼。
標(biāo)簽： Systemview SSB 移相法 分析信號
上傳時間： 2014-12-21
上傳用戶：標(biāo)點(diǎn)符號
數(shù)字邊沿鑒相器 verilog源程序
標(biāo)簽： verilog 數(shù)字 鑒相器 源程序
上傳時間： 2014-12-07
上傳用戶：爺?shù)臍赓|(zhì)
VHDL 實(shí)現(xiàn)DDS的數(shù)字移相信號發(fā)生器的設(shè)計代碼.直接解壓打開就可以運(yùn)行..自己寫的代碼
標(biāo)簽： VHDL DDS 代碼 數(shù)字移相
上傳時間： 2014-01-08
上傳用戶：xcy122677
偏移四相移相鍵控調(diào)制，也就是OQPSK，輸出信號為OQPSK調(diào)制信號的復(fù)包絡(luò)
標(biāo)簽： 偏移 移相鍵控 調(diào)制
上傳時間： 2013-12-26
上傳用戶：天誠24
一個經(jīng)過DE2板驗(yàn)證的數(shù)字移相信號發(fā)生器的HDL原代碼!曾經(jīng)能夠獲獎的,工程設(shè)計的好東西!
標(biāo)簽： DE2 HDL 數(shù)字移相 信號發(fā)生器
上傳時間： 2015-11-27
上傳用戶：wang5829
DPLL由 鑒相器 模K加減計數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數(shù)器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標(biāo)簽： signal_out signal_in DPLL 模
上傳用戶：希醬大魔王
基于fpga和sopc的用VHDL語言編寫的EDA數(shù)字移相信號發(fā)生器
標(biāo)簽： fpga VHDL sopc EDA
上傳時間： 2016-02-04
上傳用戶：牛布牛
基于單片機(jī)的移相式函數(shù)發(fā)生器設(shè)計,用匯編語言編寫!
標(biāo)簽： 單片機(jī) 函數(shù)發(fā)生器 移相式 匯編語言
上傳時間： 2013-12-28
上傳用戶：linlin
：介紹了一種基于數(shù)字信號處理器（DSP）的移相調(diào)頻（Phase-Shifted and Frequency-Varied，PSFV）PWM控制 逆變電源，給出了主電路拓?fù)浣Y(jié)構(gòu)，分析了其控制原理并設(shè)計了其控制程序流程圖。新穎的PSFV 控制能夠?qū)崿F(xiàn)輸出 電壓90％的調(diào)整率，輸出電流波動小于單純移相調(diào)功PWM方式，并在輕載時保持連續(xù)。功率開關(guān)器件零電壓零電流 通斷（Zero-Voltage-Zero-Current Switching，ZVZCS）軟開關(guān)的實(shí)現(xiàn)，有利于進(jìn)一步提高開關(guān)頻率和降低開關(guān)損耗。采用 高性能的專用DSP 芯片TMS320F2812 實(shí)現(xiàn)了系統(tǒng)的數(shù)字控制，滿足了系統(tǒng)控制的靈活性和實(shí)時性，減小了系統(tǒng)的 體積和生產(chǎn)成本。仿真分析和實(shí)驗(yàn)結(jié)果證明了此控制模式的可行性與合理性。
標(biāo)簽： Frequency-Varied Phase-Shifted DSP and
上傳時間： 2013-12-04
上傳用戶：kristycreasy
移相鍵控的調(diào)制與解調(diào)matlab編程與實(shí)現(xiàn)
標(biāo)簽： matlab 移相鍵控 調(diào)制與解調(diào) 編程
上傳時間： 2014-11-27
上傳用戶：erkuizhang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
