相 關 資 源

• 數字邊沿鑒相器 verilog源程序免費下載

  資源簡介：數字邊沿鑒相器 verilog源程序

  標簽： verilog 數字 鑒相器 源程序

  上傳時間： 2014-12-07

  上傳用戶：爺的氣質

• verilog編寫基于fpga的鑒相器模塊免費下載

  資源簡介：verilog編寫基于fpga的鑒相器模塊

  標簽： verilog fpga 編寫 模塊

  上傳時間： 2013-08-19

  上傳用戶：18752787361

• verilog編寫基于fpga的鑒相器模塊免費下載

  資源簡介：verilog編寫基于fpga的鑒相器模塊

  標簽： verilog fpga 編寫 模塊

  上傳時間： 2016-08-09

  上傳用戶：jackgao

• 介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。免費下載

  資源簡介：介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。

  標簽： FPGA 數字鎖相環 分 基本結構

  上傳時間： 2016-08-12

  上傳用戶：xiaoyunyun

• 數字鑒相器,數字鎖相環頻率合成系統FPGA的實現,很有借鑒價值免費下載

  資源簡介：數字鑒相器,數字鎖相環頻率合成系統FPGA的實現,很有借鑒價值

  標簽： FPGA 數字 價值 鑒相器

  上傳時間： 2017-01-08

  上傳用戶：cursor

• DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K免費下載

  資源簡介：DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.

  標簽： signal_out signal_in DPLL 模

  上傳時間： 2013-12-26

  上傳用戶：希醬大魔王

• 在軟件接收機的基礎上,利用鑒頻器輔助鑒相器的輸出,引入一個模糊邏輯控制器,使得環路能夠智能跟蹤信號的動態變化.實驗結果證明所提出的設計方法與傳統環路相比可大幅度縮短跟蹤時間,減小環路濾波器帶寬,并能消免費下載

  資源簡介：在軟件接收機的基礎上,利用鑒頻器輔助鑒相器的輸出,引入一個模糊邏輯控制器,使得環路能夠智能跟蹤信號的動態變化.實驗結果證明所提出的設計方法與傳統環路相比可大幅度縮短跟蹤時間,減小環路濾波器帶寬,并能消除周跳.

  標簽： 環路 軟件接收機 模糊邏輯 控制器

  上傳時間： 2016-09-01

  上傳用戶：lindor

• ADI公司鑒相器鎖相程序（51單片機代碼）免費下載

  資源簡介：ADI公司鑒相器鎖相程序（51單片機代碼）

  標簽： ADI 51單片機 鑒相器 程序

  上傳時間： 2017-03-14

  上傳用戶：woshiayin

• 鎖相環中鑒相器的設計與仿真免費下載

  資源簡介：該文檔為鎖相環中鑒相器的設計與仿真總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： 鎖相環 鑒相器

  上傳時間： 2022-04-01

  上傳用戶：aben

• 基于單片機的旋轉編碼器鑒相方法免費下載

  資源簡介：摘要! 就如何使用單片機對旋轉增量編碼器鑒相進行了研究! 給出了常用的鑒相算法以及識 別"毛刺#的方法!并通過在!AVR單片機上編程驗證了所給出的鑒相方法$ 更多編碼器知識請訪問http://www.elecfans.com/zhuanti/20111111242149.html ?

  標簽： 單片機 旋轉編碼器 鑒相

  上傳時間： 2013-11-16

  上傳用戶：wojiaohs

• 編碼器倍頻、鑒相電路在FPGA中的實現免費下載

  資源簡介：編碼器倍頻、鑒相電路在FPGA中的實現

  標簽： FPGA 編碼器 倍頻 中的實現

  上傳時間： 2013-11-08

  上傳用戶：38553903210

• 編碼器倍頻、鑒相電路在FPGA中的實現免費下載

  資源簡介：編碼器倍頻、鑒相電路在FPGA中的實現

  標簽： FPGA 編碼器 倍頻 中的實現

  上傳時間： 2013-10-27

  上傳用戶：royzhangsz

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• 數字鎖相環DPLL源程序免費下載

  資源簡介：數字鎖相環DPLL源程序，用cpld編寫，展開后文件比較多，大家請耐心使用。謝謝，多多支持

  標簽： DPLL 數字鎖相環 源程序

  上傳時間： 2013-12-20

  上傳用戶：zl5712176

• FPGA數字移相器,編程環境為QUIRTE2,編程語言采用硬件描述語言vhdl免費下載

  資源簡介：FPGA數字移相器,編程環境為QUIRTE2,編程語言采用硬件描述語言vhdl

  標簽： QUIRTE FPGA vhdl 數字移相器

  上傳時間： 2013-12-19

  上傳用戶：songrui

• 實現兩路數字信號的鑒相功能免費下載

  資源簡介：實現兩路數字信號的鑒相功能，最后通過靜態LED顯示出來，該程序通過硬件的測試

  標簽： 數字信號 鑒相

  上傳時間： 2013-11-25

  上傳用戶：jiahao131

• 數字鎖相環實現源碼免費下載

  資源簡介：數字鎖相環實現源碼，有很大的參考價值。 由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成.

  標簽： 數字鎖相環 源碼

  上傳時間： 2014-01-04

  上傳用戶：zq70996813

• 一個實現簡單的數字鎖相環verilog代碼免費下載

  資源簡介：一個實現簡單的數字鎖相環verilog代碼，本人借鑒網上現有的代碼后經修改在Cyclone II上調通實現，里面有ModelSim仿真成功的波形圖

  標簽： verilog 數字鎖相環 代碼

  上傳時間： 2014-01-22

  上傳用戶：003030

• 瞬時測頻的基礎知識、多信道法瞬時測頻、鑒頻法瞬時測頻、干涉儀比相法瞬時測頻、駐波鑒相法瞬時測頻、瞬時測頻編碼、數字計算法瞬時測頻免費下載

  資源簡介：瞬時測頻的基礎知識、多信道法瞬時測頻、鑒頻法瞬時測頻、干涉儀比相法瞬時測頻、駐波鑒相法瞬時測頻、瞬時測頻編碼、數字計算法瞬時測頻

  標簽： 瞬時 測頻 基礎知識 多信道

  上傳時間： 2014-01-06

  上傳用戶：gut1234567

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF

  標簽： Q5 數據 PLL 輸入

  上傳時間： 2017-07-24

  上傳用戶：璇珠官人

• 編碼器信號處理 經過倍頻器進行四倍頻 后 同時完成鑒相 計數免費下載

  資源簡介：編碼器信號處理 經過倍頻器進行四倍頻 后 同時完成鑒相 計數

  標簽： 編碼器 信號處理 倍頻器 倍頻

  上傳時間： 2014-01-22

  上傳用戶：懶龍1988

• 用PIC16C711A單片機制作鑒幅鑒相漏電保安器免費下載

  資源簡介：該文檔為用PIC16C711A單片機制作鑒幅鑒相漏電保安器總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： 單片機 漏電保安器

  上傳時間： 2022-04-03

  上傳用戶：d1997wayne

• 基于FPGA的數字三相鎖相環的優化設計免費下載

  資源簡介：數字三相鎖相環中含有大量乘法運算和三角函數運算，占用大量的硬件邏輯資源。為此，提出一種數字三相鎖相環的優化實現方案，利用乘法模塊復用和CORDIC算法實現三角函數運算，并用verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明...

  標簽： FPGA 數字 三相 優化設計

  上傳時間： 2013-11-15

  上傳用戶：yjj631

• 基于FPGA的數字三相鎖相環的優化設計免費下載

  資源簡介：數字三相鎖相環中含有大量乘法運算和三角函數運算，占用大量的硬件邏輯資源。為此，提出一種數字三相鎖相環的優化實現方案，利用乘法模塊復用和CORDIC算法實現三角函數運算，并用verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明...

  標簽： FPGA 數字 三相 優化設計

  上傳時間： 2013-10-22

  上傳用戶：emhx1990

• 循環碼編碼器verilog實現免費下載

  資源簡介：循環碼編碼器verilog實現，里面包含有源程序和仿真圖。

  標簽： verilog 循環碼 編碼器

  上傳時間： 2016-05-31

  上傳用戶：playboys0

• 用AT89S52實現鑒相功能免費下載

  資源簡介：用AT89S52實現鑒相功能，用于對光電編碼器的輸出進行編碼。

  標簽： 89S S52 AT 89

  上傳時間： 2016-10-10

  上傳用戶：nairui21

• 中頻數字相關解擴器研究與工程實現免費下載

  資源簡介：本文從工程設計和應用出發,根據某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數學計算、電路設計等方法和手段,研制出...

  標簽： 中頻 數字 工程實現

  上傳時間： 2013-06-22

  上傳用戶：徐孺

• 全加器verilog程序免費下載

  資源簡介：四位全加器verilog源碼，簡單實用！歡迎下載

  標簽： verilog 全加器 程序

  上傳時間： 2013-05-16

  上傳用戶：a6697238

• FPGA的uart控制器的verilog源程序免費下載

  資源簡介：FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調試運行成功

  標簽： verilog FPGA uart 控制器

  上傳時間： 2013-08-15

  上傳用戶：qazxsw