顯示日期、時間（時、分、秒）、計時器 用匯編語言編寫
標簽： 分 計時器 匯編語言 編寫
上傳時間： 2014-01-22
上傳用戶：colinal
自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設置為隨意的兩位數.
標簽： VHDL EDA 交通燈控制器 分頻器
上傳時間： 2017-08-10
上傳用戶：ghostparker
基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片：CycloneII EP2C35F672C6
標簽： CycloneII VDHL FPGA 672C
上傳時間： 2014-01-17
上傳用戶：banyou
分頻器 8分頻器 50 已經測試 可以用 代碼可更改
標簽： 分頻器 50 代碼 測試
上傳時間： 2014-01-06
上傳用戶：181992417
IP 分頻器 可以通過輸入參數而自動調整分頻數
標簽： IP 分頻器 分頻 輸入
上傳時間： 2017-08-17
上傳用戶：dyctj
5/8分頻器，實現分頻功能，受外部周期信號激勵的震蕩，其頻率恰為激勵信號頻率的純分數，都叫做分頻。
標簽： 分頻器
上傳時間： 2017-08-22
上傳用戶：zwei41
增量式光電編碼器輸出四分頻脈沖計數，分別為A，B兩路信號
標簽： 增量式 光電編碼器 分頻 輸出
上傳時間： 2014-01-13
上傳用戶：tzl1975
鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
標簽： 100K 10K 1Hz MHz
上傳用戶：qweqweqwe
0281、低功耗10Gbs CMOS 1∶ 4 分接器
標簽：
上傳時間： 2014-04-09
上傳用戶：JGR2013
將編碼的差分跳頻系統等效為串行級聯碼，充分利用頻率轉移函數所產生的網格關聯信息， 采用軟輸入軟輸 算法，進行類Turbo串行迭代譯碼，能有效改善系統的誤比特性能． 此，如何實現差 分跳頻系統串行級聯結構的外編碼器和頻率轉移函數(( 函數)的匹配設計是值得深入研究的問題．基 于互信息的外信息轉移圖(ExIT)能有效預測迭代譯碼的收斂特性，并根據E xlT選擇適當的內、外碼 進行級聯．采用基于互信息的Exn、用分析差分跳頻串行級聯結構中外編碼器和G函數的外信息轉移 過程，提出了一種采用ExIT圖選擇G函數及外編碼器的方法．通過對陔l方法的理論分析和性能仿真， 結果表明，在一定的輸入先驗信息量條件下，信噪比越高，G函數輸 互信息量越大；在給定信噪比條件 下，不同G 函數劉 應的輸出互信息量隨輸入先驗信息量增長速度不同，能有效實現對性能較好的G 函 數的選擇；對于給定G甬數，在不同外編碼方式下，通過E xlT閣能得到迭代譯碼收斂的門限值；能反應 出不同編碼方式下的收斂特性的好壞，從而實現外編碼器和G函數的匹配設計．
標簽： 南京大學學報
上傳時間： 2015-04-27
上傳用戶：xiefuai
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="ouiqe"></strike>
