相 關(guān) 資 源

• 基于VDHL的38譯碼器的實(shí)現(xiàn)與58分頻器的實(shí)現(xiàn) FPGA主芯片：CycloneII EP2C35F672C6免費(fèi)下載

  資源簡介：基于VDHL的38譯碼器的實(shí)現(xiàn)與58分頻器的實(shí)現(xiàn) FPGA主芯片：CycloneII EP2C35F672C6

  標(biāo)簽： CycloneII VDHL FPGA 672C

  上傳時間： 2014-01-17

  上傳用戶：banyou

• 介紹了各種分頻器的設(shè)計免費(fèi)下載

  資源簡介：介紹了各種分頻器的設(shè)計，VHDL描述。包括偶數(shù)分頻器，奇數(shù)分頻器，辦整數(shù)分頻器

  標(biāo)簽： 分頻器

  上傳時間： 2017-05-18

  上傳用戶：haohaoxuexi

• 基于quartus II軟件 用verilog 語言描述的38譯碼器免費(fèi)下載

  資源簡介：基于quartus II軟件 用verilog 語言描述的38譯碼器

  標(biāo)簽： quartus verilog 軟件 語言

  上傳時間： 2013-12-01

  上傳用戶：wweqas

• 用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器免費(fèi)下載

  資源簡介：用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器

  標(biāo)簽： Verilog FPGA 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計免費(fèi)下載

  資源簡介：用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計

  標(biāo)簽： VerilogHDL FPGA 分頻器

  上傳時間： 2013-10-28

  上傳用戶：xiaoxiang

• 用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計免費(fèi)下載

  資源簡介：用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計

  標(biāo)簽： VerilogHDL FPGA 分頻器

  上傳時間： 2015-01-02

  上傳用戶：oooool

• 用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器免費(fèi)下載

  資源簡介：用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器

  標(biāo)簽： Verilog FPGA 分頻器

  上傳時間： 2015-08-20

  上傳用戶：songrui

• 使用Verilog硬件描述語言編程的38譯碼器免費(fèi)下載

  資源簡介：使用Verilog硬件描述語言編程的38譯碼器，包含測試描述

  標(biāo)簽： Verilog 硬件描述語言 編程 譯碼器

  上傳時間： 2014-01-23

  上傳用戶：cc1015285075

• 程序提供了一種高效簡單的38譯碼器的算法免費(fèi)下載

  資源簡介：程序提供了一種高效簡單的38譯碼器的算法，非常實(shí)用

  標(biāo)簽： 程序 譯碼器 算法

  上傳時間： 2016-11-14

  上傳用戶：ainimao

• 本文為用vhdl語言編寫的38譯碼器免費(fèi)下載

  資源簡介：本文為用vhdl語言編寫的38譯碼器，為doc格式，請先復(fù)制到相應(yīng)軟件例如maxplus中再使用。

  標(biāo)簽： vhdl 語言 編寫 譯碼器

  上傳時間： 2013-12-21

  上傳用戶：思琦琦

• 基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.免費(fèi)下載

  資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.

  標(biāo)簽： FPGA 分頻器 分頻 參數(shù)

  上傳時間： 2014-11-18

  上傳用戶：songnanhua

• 簡單的38譯碼器,語句較為簡捷明了.供大家參考學(xué)習(xí).免費(fèi)下載

  資源簡介：簡單的38譯碼器,語句較為簡捷明了.供大家參考學(xué)習(xí).

  標(biāo)簽： 譯碼器 家

  上傳時間： 2017-07-21

  上傳用戶：sdq_123

• 基于FPGA的分頻器的設(shè)計與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：該文檔為基于FPGA的分頻器的設(shè)計與實(shí)現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時間： 2021-11-15

  上傳用戶：

• 一種基于FPGA的分頻器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：該文檔為一種基于FPGA的分頻器的實(shí)現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時間： 2021-12-01

  上傳用戶：

• 基于FPGA的分頻器免費(fèi)下載

  資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.

  標(biāo)簽： FPGA 分頻器

  上傳時間： 2013-08-15

  上傳用戶：llwap

• 數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性免費(fèi)下載

  資源簡介：數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性強(qiáng)。他可利用 并行預(yù)置數(shù)的加法計數(shù)器和減法計數(shù)器實(shí)現(xiàn)...

  標(biāo)簽： VHDL 數(shù)控 分頻器 修改

  上傳時間： 2014-11-29

  上傳用戶：1051290259

• 基于Quartus II的數(shù)控分頻器的項目設(shè)計免費(fèi)下載

  資源簡介：基于Quartus II的數(shù)控分頻器的項目設(shè)計，實(shí)現(xiàn)對時鐘信號的任意進(jìn)制分頻，包含了項目文件和VHDL源代碼

  標(biāo)簽： Quartus 數(shù)控 分頻器 項目設(shè)計

  上傳時間： 2017-07-18

  上傳用戶：yangbo69

• 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計免費(fèi)下載

  資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA

  標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器

  上傳時間： 2013-09-03

  上傳用戶：pioneer_lvbo

• 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計免費(fèi)下載

  資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA

  標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器

  上傳時間： 2015-04-09

  上傳用戶：凌云御清風(fēng)

• 基于VHDL語言描述的一個分頻器免費(fèi)下載

  資源簡介：基于VHDL語言描述的一個分頻器，根據(jù)端口值，可作為四分頻，八分頻等分頻器使用。

  標(biāo)簽： VHDL 語言 分頻器

  上傳時間： 2013-12-31

  上傳用戶：集美慧

• 常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡介：常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）

  標(biāo)簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-17

  上傳用戶：330402686

• 常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡介：常用1、3、5及任意奇數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）

  標(biāo)簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-26

  上傳用戶：rishian

• 基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)免費(fèi)下載

  資源簡介：基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)

  標(biāo)簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• 介紹了基于VHDL的可編程分頻器在波形發(fā)生器中的應(yīng)用的方法免費(fèi)下載

  資源簡介：介紹了基于VHDL的可編程分頻器在波形發(fā)生器中的應(yīng)用的方法，利用這一方法， 可使波形頻率在大范圍內(nèi)變化。

  標(biāo)簽： VHDL 可編程分頻器 中的應(yīng)用 波形發(fā)生器

  上傳時間： 2014-01-08

  上傳用戶：秦莞爾w

• 本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程免費(fèi)下載

  資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA

  標(biāo)簽： VHDL 分頻 整數(shù) 系數(shù)

  上傳時間： 2015-11-27

  上傳用戶：tyler

• 基于FPGA和sopc的用VHDL語言編寫的EDA數(shù)控分頻器免費(fèi)下載

  資源簡介：基于FPGA和sopc的用VHDL語言編寫的EDA數(shù)控分頻器

  標(biāo)簽： FPGA VHDL sopc EDA

  上傳時間： 2014-01-03

  上傳用戶：yan2267246

• 基于vhdl的數(shù)控分頻器設(shè)計的源代碼及仿真免費(fèi)下載

  資源簡介：基于vhdl的數(shù)控分頻器設(shè)計的源代碼及仿真

  標(biāo)簽： vhdl 數(shù)控 分頻器 仿真

  上傳時間： 2016-02-11

  上傳用戶：410805624

• 基于VHDL的分頻器設(shè)計免費(fèi)下載

  資源簡介：基于VHDL的分頻器設(shè)計，這是源碼希望對大家有用。

  標(biāo)簽： VHDL 分頻器

  上傳時間： 2014-01-25

  上傳用戶：watch100

• 微機(jī)原理課程設(shè)計報告 課題六：數(shù)字鬧鐘 1. 通過8253定時器產(chǎn)生秒脈沖定時中斷。在中斷服務(wù)程序中實(shí)現(xiàn)秒、分、小時的進(jìn)位（24小時制）。 2. 將當(dāng)前時分秒在七段LED顯示器上顯示（如：091免費(fèi)下載

  資源簡介：微機(jī)原理課程設(shè)計報告 課題六：數(shù)字鬧鐘 1. 通過8253定時器產(chǎn)生秒脈沖定時中斷。在中斷服務(wù)程序中實(shí)現(xiàn)秒、分、小時的進(jìn)位（24小時制）。 2. 將當(dāng)前時分秒在七段LED顯示器上顯示（如：091132）。 3. 可設(shè)置鬧鐘的時間當(dāng)前值（對準(zhǔn)時間）,設(shè)置鬧鈴時間,鬧鈴...

  標(biāo)簽： 8253 091 LED 微機(jī)原理

  上傳時間： 2016-04-17

  上傳用戶：chens000

• EDA常用計數(shù)函數(shù)VHDL程序設(shè)計,基于VHDL的交通燈設(shè)計實(shí)例&分頻器免費(fèi)下載

  資源簡介：EDA常用計數(shù)函數(shù)VHDL程序設(shè)計,基于VHDL的交通燈設(shè)計實(shí)例&分頻器

  標(biāo)簽： VHDL EDA 函數(shù) 交通燈

  上傳時間： 2013-12-23

  上傳用戶：yyq123456789