基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片:CycloneII EP2C35F672C6
資源簡介:基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片:CycloneII EP2C35F672C6
上傳時間: 2014-01-17
上傳用戶:banyou
資源簡介:介紹了各種分頻器的設計,VHDL描述。包括偶數分頻器,奇數分頻器,辦整數分頻器
上傳時間: 2017-05-18
上傳用戶:haohaoxuexi
資源簡介:基于quartus II軟件 用verilog 語言描述的38譯碼器
上傳時間: 2013-12-01
上傳用戶:wweqas
資源簡介:用Verilog實現基于FPGA的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間: 2013-10-28
上傳用戶:xiaoxiang
資源簡介:用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間: 2015-01-02
上傳用戶:oooool
資源簡介:用Verilog實現基于FPGA的通用分頻器
上傳時間: 2015-08-20
上傳用戶:songrui
資源簡介:使用Verilog硬件描述語言編程的38譯碼器,包含測試描述
上傳時間: 2014-01-23
上傳用戶:cc1015285075
資源簡介:程序提供了一種高效簡單的38譯碼器的算法,非常實用
上傳時間: 2016-11-14
上傳用戶:ainimao
資源簡介:本文為用vhdl語言編寫的38譯碼器,為doc格式,請先復制到相應軟件例如maxplus中再使用。
上傳時間: 2013-12-21
上傳用戶:思琦琦
資源簡介:基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間: 2014-11-18
上傳用戶:songnanhua
資源簡介:簡單的38譯碼器,語句較為簡捷明了.供大家參考學習.
上傳時間: 2017-07-21
上傳用戶:sdq_123
資源簡介:該文檔為基于FPGA的分頻器的設計與實現簡介文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-11-15
上傳用戶:
資源簡介:該文檔為一種基于FPGA的分頻器的實現講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-12-01
上傳用戶:
資源簡介:基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間: 2013-08-15
上傳用戶:llwap
資源簡介:數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間: 2014-11-29
上傳用戶:1051290259
資源簡介:基于Quartus II的數控分頻器的項目設計,實現對時鐘信號的任意進制分頻,包含了項目文件和VHDL源代碼
上傳時間: 2017-07-18
上傳用戶:yangbo69
資源簡介:基于CPLD-FPGA的半整數分頻器的設計,用于設計EDA
上傳時間: 2013-09-03
上傳用戶:pioneer_lvbo
資源簡介:基于CPLD-FPGA的半整數分頻器的設計,用于設計EDA
上傳時間: 2015-04-09
上傳用戶:凌云御清風
資源簡介:基于VHDL語言描述的一個分頻器,根據端口值,可作為四分頻,八分頻等分頻器使用。
上傳時間: 2013-12-31
上傳用戶:集美慧
資源簡介:常用2、4、6及任意偶數分頻器的VHDL代碼實現(原創)
上傳時間: 2013-12-17
上傳用戶:330402686
資源簡介:常用1、3、5及任意奇數分頻器的VHDL代碼實現(原創)
上傳時間: 2013-12-26
上傳用戶:rishian
資源簡介:基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:介紹了基于VHDL的可編程分頻器在波形發生器中的應用的方法,利用這一方法, 可使波形頻率在大范圍內變化。
上傳時間: 2014-01-08
上傳用戶:秦莞爾w
資源簡介:本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50%的奇數分頻。利用VHDL語言編程,并用QUARTERS||4.0進行仿真,用 FPGA 芯片實現。 關鍵詞:半整數,可控分頻器,VHDL, FPGA
上傳時間: 2015-11-27
上傳用戶:tyler
資源簡介:基于FPGA和sopc的用VHDL語言編寫的EDA數控分頻器
上傳時間: 2014-01-03
上傳用戶:yan2267246
資源簡介:基于vhdl的數控分頻器設計的源代碼及仿真
上傳時間: 2016-02-11
上傳用戶:410805624
資源簡介:基于VHDL的分頻器設計,這是源碼希望對大家有用。
上傳時間: 2014-01-25
上傳用戶:watch100
資源簡介:微機原理課程設計報告 課題六:數字鬧鐘 1. 通過8253定時器產生秒脈沖定時中斷。在中斷服務程序中實現秒、分、小時的進位(24小時制)。 2. 將當前時分秒在七段LED顯示器上顯示(如:091132)。 3. 可設置鬧鐘的時間當前值(對準時間),設置鬧鈴時間,鬧鈴...
上傳時間: 2016-04-17
上傳用戶:chens000
資源簡介:EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器
上傳時間: 2013-12-23
上傳用戶:yyq123456789