利用系介質(zhì)陶瓷材料研制的微波元器件，廣泛應(yīng)用于航空航天、軍事及民用通信及電子設(shè)備中，在理論分析和工藝試驗(yàn)的基礎(chǔ)上，通過對介質(zhì)陶瓷材料組分和控制溫度工藝研究，優(yōu)化BaO-Nd2O3-TiO2組分材料，改進(jìn)煅燒溫度等工藝方法，研制出性能穩(wěn)定性介質(zhì)陶瓷材料。為研制用于高頻、超高頻電子設(shè)備中性能穩(wěn)定微波元器件找到了有效的途徑。
標(biāo)簽： Ba-Nd-Ti 微波介質(zhì) Q值 陶瓷
上傳時(shí)間： 2013-11-05
上傳用戶：kangqiaoyibie
PID控制技術(shù)在壓電陶瓷精密定位過程的應(yīng)用 4頁 0.2M
標(biāo)簽： PID 控制技術(shù) 壓電陶瓷 精密定位
上傳時(shí)間： 2013-11-15
上傳用戶：jeffery
PADS2007 Router茂積教程
上傳時(shí)間： 2013-10-14
上傳用戶：完瑪才讓
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗(yàn)及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動(dòng)態(tài)維修,危險(xiǎn)性極高 備份板太多,積壓資金 送國外維修費(fèi)用高,維修時(shí)間長 對老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績效不彰
上傳時(shí)間： 2013-11-09
上傳用戶：chengxin
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
針對國內(nèi)眾多陶瓷窯爐用戶對燃燒節(jié)能系統(tǒng)及其優(yōu)化控制技術(shù)的需求，以及部分企業(yè)窯爐使用維護(hù)不方便等問題，提出了以陶瓷窯爐節(jié)能及其優(yōu)化控制系統(tǒng)為基礎(chǔ)的、基于網(wǎng)絡(luò)的面向陶瓷窯爐“用戶群”的技術(shù)支撐平臺，以形成窯爐制造者和用戶雙方相互交融的技術(shù)鏈，以便實(shí)現(xiàn)陶瓷窯爐節(jié)能及其優(yōu)化控制技術(shù)的產(chǎn)業(yè)化。關(guān)鍵 詞 : 陶瓷窯爐，支撐平臺，使能技術(shù)
標(biāo)簽： Internet 陶瓷 用戶 技術(shù)支撐
上傳時(shí)間： 2013-11-19
上傳用戶：行旅的喵
利用介質(zhì)陶瓷材料制造的高穩(wěn)定、寬溫單片（或獨(dú)石）電容器，廣泛應(yīng)用于航空航天、軍事及民用通信及電子設(shè)備中。在對介質(zhì)陶瓷材料組分理論、控制溫度工藝研究，以及BaTiO3-MgO3-Nb2O5系材料組分重組的分析的基礎(chǔ)上，通過改進(jìn)研磨工藝，控制煅燒溫度等方法，研制出了工作溫度范圍寬、低損耗、介電常數(shù)ε可通過調(diào)整、性能穩(wěn)定性電容器介質(zhì)陶瓷材料。
標(biāo)簽： 高穩(wěn)定 寬溫 介質(zhì)陶瓷 電容器
上傳時(shí)間： 2013-10-12
上傳用戶：ve3344
用java編寫的一個(gè)基于GUI的算術(shù)四則運(yùn)算（加、減、乘、除）的計(jì)算器。 1．綜合使用swing包的容器類和組件類設(shè)計(jì)一個(gè)合理的界面； 2．只能對整型數(shù)據(jù)進(jìn)行處理； 3. 只能完成加、減、乘、除四項(xiàng)基本功能； 4．參照Windows附件中的計(jì)算器的外觀和功能
上傳時(shí)間： 2014-01-03
上傳用戶：wpt
電腦超級技巧_3
標(biāo)簽：
上傳時(shí)間： 2014-01-23
上傳用戶：sqq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
