欧美日韩1区2区3区,成人免费视频a,国产在线拍偷自揄拍精品

算法優(yōu)化

這是一個遺傳神經(jīng)網(wǎng)絡

這是一個遺傳神經(jīng)網(wǎng)絡，用遺傳算法優(yōu)化神經(jīng)網(wǎng)絡的權值

標簽： 神經(jīng)網(wǎng)絡

上傳時間： 2013-12-19

上傳用戶：15071087253
matlab源碼

matlab源碼，運用遺傳算法優(yōu)化RBF隱層神經(jīng)元的中心值，寬度，和權值，具有很強的學習性。

標簽： matlab 源碼

上傳時間： 2017-08-29

上傳用戶：songnanhua
用GA—BP神經(jīng)網(wǎng)絡

用GA算法優(yōu)化BP神經(jīng)網(wǎng)絡，預測回歸問題用GA算法優(yōu)化BP神經(jīng)網(wǎng)絡，預測回歸問題

標簽： BP神經(jīng)網(wǎng)絡

上傳時間： 2021-10-20

上傳用戶：recarry
空間矢量調制svpwm simulink 仿真

利用MATLAB/SIMULINK工具箱搭建了SVPWM逆變器的仿真，仿真結果波形的觀察，驗證了算法的正確性，為實際的電路設計以及進一步的算法優(yōu)化提供了參考依據(jù)。

標簽： 空間矢量調制 svpwm simulink

上傳時間： 2022-07-07

上傳用戶：zhanglei193
基于遺傳算法的異步電機多目標優(yōu)化設計的研究.rar

電機優(yōu)化設計是復雜的有約束、非線性、混合離散多變量規(guī)劃問題.該文在對電機優(yōu)化設計理論進行研究的基礎上,從一般傳統(tǒng)的優(yōu)化方法入手,對電機的全局優(yōu)化設計方法特別是遺傳算法進行了詳細的研究和探討.該論文的主要工作包括:(1)對適應于電機優(yōu)化設計的常用傳統(tǒng)優(yōu)化方法(HOOKE-JEEVES法、MDOD法和SUMT法)進行了較為詳細的研究,給出了各種方法的計算流程和步驟;(2)對全局優(yōu)化的理論和方法進行了研究,分析了全局優(yōu)化方法中的隨機實驗法、模擬退火算法和模擬進化算法各自的特點,對遺傳算法的工作原理及其諸要素進行了詳細的探討;(3)在對遺傳算法的基本原理進行研究的基礎上,進行了電機優(yōu)化設計遺傳算法的研究,分析了各要素對電機優(yōu)化設計遺傳算法性能的影響;(4)建立了三相異步電機多目標優(yōu)化設計的數(shù)學模型,分別編制了基于HOOKE-JEEVES法、MDOD法和多輪進化遺傳算法的電機優(yōu)化設計程序,并對使用各種優(yōu)化方法優(yōu)化的結果進行了對比分析.

標簽： 算法異步電機多目標

上傳時間： 2013-04-24

上傳用戶：tonyshao
ECC密碼算法的FPGA實現(xiàn)及優(yōu)化設計

　　本文主要對基于FPGA芯片的橢圓曲線密碼算法的實現(xiàn)及優(yōu)化設計進行了研究。由于點乘運算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度，本文對點乘運算的FPGA設計進行了重點優(yōu)化。首先比較分析了三種點乘算法，從運算復雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實現(xiàn)的。然后根據(jù)蒙哥馬里算法，用VerilogHDL語言實現(xiàn)了基于FPGA芯片的橢圓域中的基本運算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實現(xiàn)，設計出一種串并混合的乘法器，達到了面積與速度的最佳匹配。本文利用Modelsim對本課題設計的硬件系統(tǒng)進行了仿真實驗，驗證了所設計的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實現(xiàn)。最后使用SynplifyPro進行綜合及布局布線，綜合報告文件證明了本課題所設計的ECC加密系統(tǒng)達到了優(yōu)化芯片速度和面積的目的。

標簽： FPGA ECC 密碼算法優(yōu)化設計

上傳時間： 2013-04-24

上傳用戶：thuyenvinh
高精度電網(wǎng)功率因數(shù)測量加權插值FFT優(yōu)化算法

高精度電網(wǎng)功率因數(shù)測量加權插值FFT優(yōu)化算法

標簽： FFT 高精度電網(wǎng) 功率因數(shù)

上傳時間： 2013-05-22

上傳用戶：88mao
AES加、解密算法的FPGA優(yōu)化設計

2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設計進行了研究。主要內容為： 1．確定了實現(xiàn)方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現(xiàn)AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環(huán)境的不同，本設計支持數(shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設計； 3．利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。

標簽： FPGA AES 解密算法

上傳時間： 2013-05-25

上傳用戶：wcl168881111111
智能優(yōu)化算法及其應用(中文版)

·【內容簡介】本書系統(tǒng)地敘述模擬退火算法、遺傳算法、禁忌搜索、神經(jīng)網(wǎng)絡化算法、混沌優(yōu)化、混合優(yōu)化策略等智能優(yōu)化算法的基本理論和實現(xiàn)技術以及最新進展和應用，并從結構上對算法進行統(tǒng)一描述，著重強調混合策略的開發(fā)與應用.

標簽： 優(yōu)化算法

上傳時間： 2013-05-24

上傳用戶：bcjtao
基于GA與L-M優(yōu)化算法的變壓器故障診斷研究

利用MATLAB環(huán)境建立一個用于變壓器故障診斷的ＢＰ網(wǎng)絡模型。首先利用具有全局尋優(yōu)功能的遺傳算法對BP神經(jīng)網(wǎng)絡的初始權值和閾值進行優(yōu)化，然后采用L-M（Levenberg-Marquardt）優(yōu)化算法對BP神經(jīng)網(wǎng)絡進行訓練，從而達到加快網(wǎng)絡訓練速度，避免訓練過程陷入局部極小點的目的。最后，詳細記錄網(wǎng)絡的實際輸出，并與期望輸出做對比研究，最終證實了此網(wǎng)絡達到了設計要求，可用于變壓器的故障診斷。

標簽： L-M 優(yōu)化算法變壓器故障診斷

上傳時間： 2013-10-11

上傳用戶：hz07104032

<pre id="wuqim"></pre>