隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
近年來，隨著多媒體技術的迅猛發展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優化，并在EDA環境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。
上傳時間： 2013-06-11
上傳用戶：亮劍2210
隨著多媒體編碼技術的發展，視頻壓縮標準在很多領域都得到了成功應用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網絡帶寬的不斷提升和高效視頻壓縮技術的發展使人們逐漸把關注的焦點轉移到了寬帶網絡數字電視(IPTV)、流媒體等基于傳輸的業務上來。帶寬的增加為流式媒體的發展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術發展的關鍵。H.264/AVC是由國際電信聯合會和國際標準化組織共同發展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術，如多模式幀間預測、1/4像素精度預測、整數DCT變換、變塊尺寸運動補償、基于上下文的二元算術編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術的采用大大提高了視頻壓縮的效率，更有利于寬帶網絡數字電視(IPTV)、流媒體等基于傳輸的業務的實現。 本文主要根據視頻會議應用的需要對JM8.6代碼進行優化，目標是實現基于Baseline的低復雜度的CIF編碼器，并對部分功能模塊進行電路設計。在設計方法上采用自頂向下的設計方法，首先對H.264編碼器的C代碼和算法進行優化，并對優化后的結果進行測試比較，結果顯示在圖像質量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設計。采用Verilog HDL實現了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結果與C模型相應部分的結果一致，證明了設計的正確性。
上傳時間： 2013-06-11
上傳用戶：kjgkadjg
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-05-28
上傳用戶：koulian
汽車工業在國民經濟增長中發揮著越來越重要的作用。近幾年，雖然我國的汽車工業已經得到了飛速的發展，但汽車ECU(Electronic Control Unit)的設計制造一直無法實現國產化，嚴重制約了汽車工業的發展。針對這個現狀，本課題對于ECU的設計進行了初步研究。首次嘗試了基于SOPC技術的ECU系統設計，并利用dSPACE實時仿真發動機，完成了ECU的硬件在回路仿真，對控制效果進行了測試和分析。 目前，市場上的ECU系統都是基于專用單片機的。本文首先對現有的汽車發動機控制器結構進行了分析比較，總結出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術方案。 之后，進行了汽車發動機模型搭建和控制算法的設計。發動機模型以Hendricks提出的均值模型為基礎，參考mathworks公司的發動機建模方案進行設計。并在該模型基礎上，參考Fekete提出的針對多缸發動機的基于模型的空燃比控制策略和mathworks發動機控制方案，建立了以控制空燃比為核心的發動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。 基于系統設計總體方案，完成了ECU硬件電路設計，并在該系統中完成了上述算法的移植和優化。最后，利用dSPACE實時仿真發動機，進行ECU的硬件在回路仿真，對本文設計的ECU系統進行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發動機模型和系統軟硬件設計，使得系統結構和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術的ECU設計具有一定創新性，對于其他ECU系統的開發和設計具有一定指導意義。
上傳時間： 2013-07-11
上傳用戶：小眼睛LSL
提出通過對分塊圖像的DCT 系數進行動態范圍壓縮來改進傳統的基于DCT 變換的圖像自嵌入水印算法，并結合灰度變換函數與JPEG 標準量化表重新設計了DCT 系數碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
本文研究了藍牙的跳頻算法，結合SystemView和Matlab兩種軟件，對其跳頻內核進行仿真和分析。同時，對一種特別用于藍牙的跳頻改進方案——鏈路狀態歷史紀錄表的方法進行研究。關鍵字： 藍牙
上傳時間： 2013-07-06
上傳用戶：小草123
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
由于旋轉變壓器的高精度高可靠性等特點，廣泛的應用于如航空、航天、船舶、兵器、雷達、通訊等領域。旋轉變壓器輸出模擬量交流信號，經過數字處理轉換為數字角度信號才能進入計算機或其他控制系統，而這種數字處理比較復雜，采用專用的旋轉變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領域的應用。傳統的角測量系統面臨的問題有：體積、重量、功耗偏大，調試、誤差補償試驗復雜，費用較高。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現旋轉變壓器的硬件解碼算法，設計基于FPGA的旋轉變壓器解碼系統。 在本文所設計的系統中，通過FPGA芯片產生旋轉變壓器的激勵信號，再控制A/D轉換器對旋轉變壓器的模擬信號的數據進行采樣和轉換，并對轉換完的數據進行濾波處理，使用基于CORDIC算法流水線結構設計的反正切函數模塊解算出偏轉角θ，最后通過串行口將解算的偏差角數據輸出。本文還分析了該系統誤差產生的原因和提高系統精度的方法。 實驗結果表明，本文所設計的旋轉變壓器解碼器的硬件組成和軟件實現基本能夠較精確的完成上述的信號轉換和數據運算。
上傳時間： 2013-05-23
上傳用戶：gdgzhym
隨著計算機運算速度的提高和計算機網絡的發展，基于離散對數問題和大整數因子分解問題的數字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數困難問題(ECDLP)的橢圓曲線密碼體制是當前密碼學界研究的熱點之一。現有的求解ECDLP的算法都是全指數時間復雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優勢，使得采用專用集成電路來實現橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應用，針對基于橢圓曲線數字簽名算法的FPGA實現進行了較為深入的探討與研究。 本課題從實際應用的需要出發，以初等數論、有限域理論、數字簽名技術和橢圓曲線理論為依據，確定了如下基于橢圓曲線數字簽名算法的硬件實現方案：首先，對實現基于橢圓曲線數字簽名算法所需的算法和技術進行了剖析和系統設計。然后，按照層次化、模塊化的設計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設計輸入，對各運算器和控制模塊進行電路設計；采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真，以保證底層設計的正確性。最后，在確保每個模塊的設計正確的前提下，完成電路的總體設計，再進行總體設計的仿真與測試。 本課題對Schnorr數字簽名算法的改進，實現了比未改進前的Schnorr數字簽名算法平均節省三分之一的運行時間。對基于橢圓曲線數字簽名算法的設計也獲得了良好的指標：產生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務和電子政務等領域都有重要的應用價值，其成果具有廣泛的應用前景。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
