123区在线,欧美综合另类,国产欧美一区二区三区不卡高清

算法技術(shù) IT面試

集北京、上海、廣州、深圳、南京、杭州的各大軟件、IT公司的軟件面試題

集北京、上海、廣州、深圳、南京、杭州的各大軟件、IT公司的軟件面試題，希望給那些正在求職或?qū)⒁舐毜娜艘稽c(diǎn)幫助。

標(biāo)簽： 軟件海面試題

上傳時(shí)間： 2017-02-19

上傳用戶：225588
高質(zhì)量的C編程有很多技巧和常見(jiàn)的算法在面

高質(zhì)量的C編程有很多技巧和常見(jiàn)的算法在面

標(biāo)簽： 高質(zhì)量編程算法

上傳時(shí)間： 2017-06-23

上傳用戶：huyiming139
世界知名IT公司的JAVA面試題

世界知名IT公司的JAVA面試題，本人幸苦收集的，為準(zhǔn)備參加JAVA面試的程序員提供一些有用的資料！

標(biāo)簽： JAVA 面試題

上傳時(shí)間： 2014-01-08

上傳用戶：cazjing
分別仿真16陣元的十字陣列、線陣、面陣和圓陣的LS算法的方向圖

分別仿真16陣元的十字陣列、線陣、面陣和圓陣的LS算法的方向圖，對(duì)陣列信號(hào)處理的同學(xué)有幫助。

標(biāo)簽： 分仿真陣列線陣

上傳時(shí)間： 2017-09-25

上傳用戶：磊子226
Goertzel算法是DTMF信號(hào)檢測(cè)的核心

·詳細(xì)說(shuō)明：Goertzel算法是DTMF信號(hào)檢測(cè)的核心，它利用二極點(diǎn)的IIR濾波器計(jì)算離散傅立葉變換值，快速有效的提取輸入信號(hào)的頻譜信息。-Goertzel algorithm is the DTMF signal examination core, it uses two extremes the IIR filter computations to be separated Fourier t

標(biāo)簽： Goertzel DTMF 算法信號(hào)檢測(cè)

上傳時(shí)間： 2013-04-24

上傳用戶：moshushi0009
微軟等數(shù)據(jù)結(jié)構(gòu)+算法面試100題

微軟等數(shù)據(jù)結(jié)構(gòu)算法面試100題全部答案集錦找工作的朋友們，可以下載來(lái)看看，全部都是經(jīng)典面試題。

標(biāo)簽： 100 微軟數(shù)據(jù)結(jié)構(gòu) 算法

上傳時(shí)間： 2013-04-24

上傳用戶：songnanhua
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶：pei5
用C51實(shí)現(xiàn)無(wú)功補(bǔ)償中電容組循環(huán)投切的算法

介紹了用單片機(jī)C 語(yǔ)言實(shí)現(xiàn)無(wú)功補(bǔ)償中電容組循環(huán)投切的基本原理和算法，并舉例說(shuō)明。關(guān)鍵詞：循環(huán)投切;C51;無(wú)功補(bǔ)償中圖分類號(hào)： TM76 文獻(xiàn)標(biāo)識(shí)碼： BAbstract: This paper introduces the aplication of C51 in the controlling of capacitorsuits cycle powered to be on and off in reactive compensation.it illustrate thefondamental principle and algorithm with example.Key words: cycle powered to be on and off; C51; reactive compensation 為提高功率因數(shù)，往往采用補(bǔ)償電容的方法來(lái)實(shí)現(xiàn)。而電容器的容量是由實(shí)時(shí)功率因數(shù)與標(biāo)準(zhǔn)值進(jìn)行比較來(lái)決定的，實(shí)時(shí)功率因數(shù)小于標(biāo)準(zhǔn)值時(shí)，需投入電容組，實(shí)時(shí)功率因數(shù)大于標(biāo)準(zhǔn)值時(shí)，則需切除電容組。投切方式的不合理，會(huì)對(duì)電容器造成損壞，現(xiàn)有的控制器多采用“順序投切”方式，在這種投切方式下排序在前的電容器組，先投后切；而后面的卻后投先切。這不僅使處于前面的電容組經(jīng)常處于運(yùn)行狀態(tài)，積累熱量不易散失，影響其使用壽命，而且使后面的投切開(kāi)關(guān)經(jīng)常動(dòng)作，同樣減少壽命。合理的投切方式應(yīng)為“循環(huán)投切”。這種投切方式使先投入的運(yùn)行的電容組先退出，后投的后切除，從而使各組電容及投切開(kāi)關(guān)使用機(jī)率均等，降低了電容組的平均運(yùn)行溫度，減少了投切開(kāi)關(guān)的動(dòng)作次數(shù)，延長(zhǎng)了其使用壽命。

標(biāo)簽： C51 無(wú)功補(bǔ)償循環(huán) 電容

上傳時(shí)間： 2014-12-27

上傳用戶：hopy
機(jī)場(chǎng)道面復(fù)雜背景下異物特征分析與檢測(cè)

機(jī)場(chǎng)道面異物是威脅跑道運(yùn)行安全的常見(jiàn)病害，及時(shí)、準(zhǔn)確的檢測(cè)異物具有現(xiàn)實(shí)意義。針對(duì)現(xiàn)有的人工目視檢測(cè)方法，本文基于圖像處理理論，提出了一種機(jī)場(chǎng)道面異物的自動(dòng)檢測(cè)算法。根據(jù)機(jī)場(chǎng)道面的復(fù)雜背景和常見(jiàn)異物的特點(diǎn)，本文采取了分塊的方法，選擇Harris角點(diǎn)、灰度共生矩陣、灰度級(jí)分布范圍等特征，分別用閾值法和SVM法對(duì)實(shí)際機(jī)場(chǎng)道面異物圖像進(jìn)行檢測(cè)。初步實(shí)驗(yàn)證明，該方法可以有效檢測(cè)出機(jī)場(chǎng)道面復(fù)雜背景下的異物，實(shí)驗(yàn)結(jié)果顯示，檢測(cè)正確率達(dá)到了98%。

標(biāo)簽： 復(fù)雜背景特征分析檢測(cè)

上傳時(shí)間： 2013-11-26

上傳用戶：2404
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-11-17

上傳用戶：cjf0304

算法 技術(shù) IT面試

算法技術(shù) IT面試