應(yīng)用于煤礦、石化等易燃易爆環(huán)境的電子設(shè)備必須滿足防爆的要求，本質(zhì)安全型是最佳的防爆形式。本質(zhì)安全型開關(guān)電源具有重量輕、體積小、制造工藝簡單、成本低、安全性能高等優(yōu)點(diǎn)，因而具有廣闊的發(fā)展前景。單端反激變換器是開關(guān)變換器的一種基本的拓?fù)浣Y(jié)構(gòu)，在實(shí)際中應(yīng)用比較廣泛，因此對(duì)單端反激變換器進(jìn)行本質(zhì)安全特性分析是本質(zhì)安全開關(guān)電源設(shè)計(jì)的重要基礎(chǔ)。本質(zhì)安全型開關(guān)變換器的設(shè)計(jì)，主要是對(duì)變換器中的儲(chǔ)能元件進(jìn)行設(shè)計(jì)，即變換器中的電感和輸出濾波電容進(jìn)行設(shè)計(jì)。 本文對(duì)變換器的靜態(tài)特性進(jìn)行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個(gè)動(dòng)態(tài)范圍內(nèi)的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對(duì)單端反激變換器的本質(zhì)安全特性進(jìn)行了分析，得出輸出本質(zhì)安全型單端反激變換器的非爆炸判斷方法，并通過安全火花試驗(yàn)裝置對(duì)變換器進(jìn)行爆炸性試驗(yàn)，驗(yàn)證了輸出本安判據(jù)的正確性。得出輸出本質(zhì)安全型單端反激變換器的設(shè)計(jì)方法，以同時(shí)滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質(zhì)安全型單端反激變換器電感、電容參數(shù)的設(shè)計(jì)范圍。給出了具體實(shí)例，并進(jìn)行仿真和試驗(yàn)研究，仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性和設(shè)計(jì)方法的可行性。
上傳時(shí)間： 2013-06-25
上傳用戶：水中浮云
一本很好的匯編語言教程，跟大家一起分享 課程介紹 第1章 預(yù)備知識(shí) 1.1 匯編語言的由來及其特點(diǎn) 1 機(jī)器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點(diǎn) 5 匯編語言的使用領(lǐng)域 1.2 數(shù)據(jù)的表示和類型 1 數(shù)值數(shù)據(jù)的表示 2 非數(shù)值數(shù)據(jù)的表示 3 基本的數(shù)據(jù)類型 1.3 習(xí)題 第2章 CPU資源和存儲(chǔ)器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲(chǔ)器的管理模式 1 16位微機(jī)的內(nèi)存管理模式 2 32位微機(jī)的內(nèi)存管理模式 2.3 習(xí)題 第3章 操作數(shù)的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對(duì)尋址方式 3.6 基址加變址尋址方式 3.7 相對(duì)基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數(shù)尋址方式的小結(jié) 3.10 習(xí)題 第4章 標(biāo)識(shí)符和表達(dá)式 4.1 標(biāo)識(shí)符 4.2 簡單內(nèi)存變量的定義 1 內(nèi)存變量定義的一般形式 2 字節(jié)變量 3 字變量 4 雙字變量 5 六字節(jié)變量 6 八字節(jié)變量 7 十字節(jié)變量 4.3 調(diào)整偏移量偽指令 1 偶對(duì)齊偽指令 2 對(duì)齊偽指令 3 調(diào)整偏移量偽指令 4 偏移量計(jì)數(shù)器的值 4.4 復(fù)合內(nèi)存變量的定義 1 重復(fù)說明符 2 結(jié)構(gòu)類型的定義 3 聯(lián)合類型的定義 4 記錄類型的定義 5 數(shù)據(jù)類型的自定義 4.5 標(biāo)號(hào) 4.6 內(nèi)存變量和標(biāo)號(hào)的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強(qiáng)制屬性操作符 7 存儲(chǔ)單元?jiǎng)e名操作符 4.7 表達(dá)式 1 進(jìn)制偽指令 2 數(shù)值表達(dá)式 3 地址表達(dá)式 4.8 符號(hào)定義語句 1 等價(jià)語句 2 等號(hào)語句 3 符號(hào)名定義語句 4.9 習(xí)題 第5章 微機(jī)CPU的指令系統(tǒng) 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個(gè)方面 5.2 指令系統(tǒng) 1 數(shù)據(jù)傳送指令 2 標(biāo)志位操作指令 3 算術(shù)運(yùn)算指令 4 邏輯運(yùn)算指令 5 移位操作指令 6 位操作指令 7 比較運(yùn)算指令 8 循環(huán)指令 9 轉(zhuǎn)移指令 10 條件設(shè)置字節(jié)指令 11 字符串操作指令 12 ASCII-BCD碼調(diào)整指令 13 處理器指令 5.3 習(xí)題 第6章 程序的基本結(jié)構(gòu) 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結(jié)構(gòu) 6.2 程序的基本結(jié)構(gòu) 1 順序結(jié)構(gòu) 2 分支結(jié)構(gòu) 3 循環(huán)結(jié)構(gòu) 6.3 段的基本屬性 1 對(duì)齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲(chǔ)模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標(biāo)題定義偽指令 4 子標(biāo)題定義偽指令 6.6 習(xí)題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調(diào)用和返回指令 1 調(diào)用指令 2 返回指令 7.3 子程序的參數(shù)傳遞 1 寄存器傳遞參數(shù) 2 存儲(chǔ)單元傳遞參數(shù) 3 堆棧傳遞參數(shù) 7.4 寄存器的保護(hù)與恢復(fù) 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結(jié)束操作 6 寄存器的保護(hù)和恢復(fù) 7 子程序的參數(shù)傳遞 8 子程序的原型說明 9 子程序的調(diào)用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應(yīng)用 4 庫文件的好處 7.7 習(xí)題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標(biāo)的中斷功能 6 目錄和文件的中斷功能 7 內(nèi)存管理的中斷功能 8 讀取和設(shè)置中斷向量 8.4 習(xí)題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數(shù)傳遞方式 4 宏的嵌套定義 5 宏與子程序的區(qū)別 9.2 宏參數(shù)的特殊運(yùn)算符 1 連接運(yùn)算符 2 字符串整體傳遞運(yùn)算符 3 字符轉(zhuǎn)義運(yùn)算符 4 計(jì)算表達(dá)式運(yùn)算符 9.3 與宏有關(guān)的偽指令 1 局部標(biāo)號(hào)偽指令 2 取消宏定義偽指令 3 中止宏擴(kuò)展偽指令 9.4 重復(fù)匯編偽指令 1 偽指令REPT 2 偽指令I(lǐng)RP 3 偽指令I(lǐng)RPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴(kuò)充 1 宏定義形式 2 重復(fù)偽指令REPEAT 3 循環(huán)偽指令WHILE 4 循環(huán)偽指令FOR 5 循環(huán)偽指令FORC 6 轉(zhuǎn)移偽指令GOTO 7 宏擴(kuò)充的舉例 8 系統(tǒng)定義的宏 9.7 習(xí)題 第10章 應(yīng)用程序的設(shè)計(jì) 10.1 字符串的處理程序 10.2 數(shù)據(jù)的分類統(tǒng)計(jì)程序 10.3 數(shù)據(jù)轉(zhuǎn)換程序 10.4 文件操作程序 10.5 動(dòng)態(tài)數(shù)據(jù)的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應(yīng)用 1 程序段前綴的字段含義 2 程序段前綴的應(yīng)用 10.9 習(xí)題 第11章 數(shù)值運(yùn)算協(xié)處理器 11.1 協(xié)處理器的數(shù)據(jù)格式 1 有符號(hào)整數(shù) 2 BCD碼數(shù)據(jù) 3 浮點(diǎn)數(shù) 11.2 協(xié)處理器的結(jié)構(gòu) 11.3 協(xié)處理器的指令系統(tǒng) 1 操作符的命名規(guī)則 2 數(shù)據(jù)傳送指令 3 數(shù)學(xué)運(yùn)算指令 4 比較運(yùn)算指令 5 超越函數(shù)運(yùn)算指令 6 常數(shù)操作指令 7 協(xié)處理器控制指令 11.4 協(xié)處理器的編程舉例 11.5 習(xí)題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個(gè)具體的例子 12.4 習(xí)題 附錄
上傳時(shí)間： 2013-07-05
上傳用戶：hw1688888
固態(tài)硬盤是一種以FLASH為存儲(chǔ)介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲(chǔ)介質(zhì)，不需要浪費(fèi)大量的尋道時(shí)間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機(jī)存儲(chǔ)速度。同時(shí)由于固態(tài)硬盤不存在機(jī)械存儲(chǔ)結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點(diǎn)。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲(chǔ)介質(zhì)技術(shù)發(fā)展的必然趨勢(shì)。 本文以設(shè)計(jì)固態(tài)硬盤控制芯片IDE接口部分為項(xiàng)目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計(jì)了一個(gè)位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機(jī)端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個(gè)方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求，并概括了IDE控制器設(shè)計(jì)的要點(diǎn)和難點(diǎn)；第二：論文設(shè)計(jì)了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗(yàn)?zāi)K六大子功能模塊，并分析了各個(gè)子功能模塊的基本工作原理和具體功能設(shè)計(jì)；第三：論文以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號(hào)的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼，同時(shí)給出了主要子功能模塊的時(shí)序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實(shí)現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測(cè)試和分析，驗(yàn)證了本論文設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-31
上傳用戶：liangrb
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
作為電子類專業(yè)學(xué)生，實(shí)驗(yàn)是提高學(xué)生對(duì)所學(xué)知識(shí)的印象以及發(fā)現(xiàn)問題和解決問題的能力，增加學(xué)生動(dòng)手能力的必須環(huán)節(jié)。本設(shè)計(jì)的目的就是開發(fā)一套滿足學(xué)生實(shí)驗(yàn)需求的信號(hào)源，基于此目的本信號(hào)源并不需要突出的性能，但經(jīng)濟(jì)上要求低成本，同時(shí)要求操作簡單，能夠輸出多種波形，并且利于學(xué)生在此平臺(tái)上認(rèn)識(shí)信號(hào)源原理，同時(shí)方便在此平臺(tái)上進(jìn)行拓展開發(fā)。 設(shè)計(jì)中運(yùn)用虛擬儀器技術(shù)將計(jì)算機(jī)屏幕作為儀器面板，采用EPP接口，同時(shí)在FPGA上開發(fā)控制電路，為后續(xù)開發(fā)留下了空間，同時(shí)節(jié)省了成本。本設(shè)計(jì)采用地址線16位，數(shù)據(jù)線12位的靜態(tài)RAM作為信號(hào)源的波形存儲(chǔ)器，后端采用兩種濾波類型對(duì)需要濾波的信號(hào)進(jìn)行濾波。啟動(dòng)信號(hào)時(shí)軟件需要先將波形數(shù)據(jù)預(yù)存在存儲(chǔ)器中便于調(diào)用，最后得到的結(jié)果基本滿足教學(xué)實(shí)驗(yàn)的需求。 本文結(jié)構(gòu)上首先介紹了直接采用DDS芯片制作信號(hào)源的利弊，及作者采用這種設(shè)計(jì)的初衷，然后介紹了信號(hào)源的整體結(jié)構(gòu)，總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設(shè)計(jì)，包括總體結(jié)構(gòu)和幾大部分模塊，包括：時(shí)鐘產(chǎn)生電路，相位累加器，數(shù)據(jù)輸入控制電路，濾波器控制電路，信號(hào)源啟動(dòng)控制電路。 然后介紹了其他模塊的設(shè)計(jì)，包括存儲(chǔ)器選擇，幅度控制電路的設(shè)計(jì)以及濾波器電路的設(shè)計(jì)，本設(shè)計(jì)的幅度控制采用兩級(jí)DA級(jí)聯(lián)，以及后端電阻分壓網(wǎng)絡(luò)調(diào)節(jié)的方式進(jìn)行設(shè)計(jì)，提高了幅度調(diào)節(jié)的范圍。對(duì)于濾波器的設(shè)計(jì)，依據(jù)不同的信號(hào)頻率，分成了4個(gè)部分，對(duì)于500K以下的信號(hào)采用的是二階巴特沃斯有源低通濾波，對(duì)于500K以上至5M以下信號(hào)采用的五階RC低通濾波器。 在軟件設(shè)計(jì)部分，分成兩個(gè)部分，對(duì)于底層驅(qū)動(dòng)程序采用以Labwindows/CVI為平臺(tái)進(jìn)行開發(fā)，利用其編譯和執(zhí)行速度快，并且和LabVIEW能夠很好連接的特性。對(duì)于上層控制軟件，采用以LabVIEW為平臺(tái)進(jìn)行開發(fā)，充分利用其圖化設(shè)計(jì)，易于擴(kuò)展。 論文最后對(duì)所做工作進(jìn)行了總結(jié)，提出了進(jìn)一步改進(jìn)的方向。
上傳時(shí)間： 2013-04-24
上傳用戶：afeiafei309
圖像采集系統(tǒng)是數(shù)字圖像信號(hào)處理過程中不可缺少的重要部分，它將前端相機(jī)所捕獲的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，或者直接從數(shù)字相機(jī)中獲取數(shù)字信號(hào)，然后通過高速的計(jì)算機(jī)總線傳回計(jì)算機(jī)，憑借計(jì)算機(jī)的強(qiáng)大的運(yùn)算、數(shù)據(jù)存儲(chǔ)與處理等操作能力，可以方便快捷地對(duì)信號(hào)進(jìn)行分析處理，具有人機(jī)友好、功能靈活、可移植性強(qiáng)等優(yōu)點(diǎn)。隨著對(duì)數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點(diǎn)，得到廣泛的應(yīng)用。本文針對(duì)PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機(jī)制，采用可編程邏輯器件FPGA實(shí)現(xiàn)與PCI9054的本地接口的信號(hào)轉(zhuǎn)換，給出了邏輯實(shí)現(xiàn)方案和仿真圖。本文針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。在文章的軟件設(shè)計(jì)部分介紹了WinDriver驅(qū)動(dòng)開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實(shí)現(xiàn)設(shè)備的驅(qū)動(dòng)程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設(shè)備中斷的功能。
上傳時(shí)間： 2013-06-09
上傳用戶：
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計(jì)中?！ ”疚闹攸c(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測(cè)試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測(cè)試數(shù)據(jù)入FPGA開發(fā)板，測(cè)試模塊讀入測(cè)試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端，檢驗(yàn)測(cè)試數(shù)據(jù)的正確。
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
網(wǎng)絡(luò)的普及和計(jì)算機(jī)微型化的趨勢(shì)使得移動(dòng)終端成為未來人們生活中的必備。移動(dòng)終端具有體積小，重量輕，易于攜帶的特點(diǎn)。它將PC的部分功能與手機(jī)的通訊功能結(jié)合起來，可以進(jìn)行無線通訊，還可以通過互聯(lián)網(wǎng)得到豐富多彩的服務(wù)。因此，針對(duì)移動(dòng)終端的研究具有非常重要的意義。 本文針對(duì)移動(dòng)終端的移動(dòng)性和無線上網(wǎng)功能提出一套基于ARM Linux平臺(tái)的解決方案。移動(dòng)終端硬件部分采用基于S3C2410控制器的硬件平臺(tái)。采用USB接口的WiFi模塊作為無線網(wǎng)卡。采用FPGA模塊做信息加密處理。軟件部分采用嵌入式Linux系統(tǒng)作為操作系統(tǒng)，采用基于Qt的嵌入式Konqueror瀏覽器作為應(yīng)用程序。采用移動(dòng)IPv6技術(shù)支持終端的移動(dòng)性。 本文闡述了移動(dòng)終端軟件部分從底層到頂層的實(shí)現(xiàn)。包括了引導(dǎo)加載程序移植，Linux內(nèi)核的移植，NOR Flash驅(qū)動(dòng)移植，網(wǎng)卡驅(qū)動(dòng)移植，無線網(wǎng)卡驅(qū)動(dòng)移植，LCD驅(qū)動(dòng)的移植，觸摸屏驅(qū)動(dòng)的移植，根文件系統(tǒng)的實(shí)現(xiàn)，Qt/Embedded和Qtopia的移植以及嵌入式Konqueror的移植。并對(duì)原理、相關(guān)知識(shí)點(diǎn)以及實(shí)現(xiàn)過程進(jìn)行了詳細(xì)的說明。本文介紹了如何在移動(dòng)終端上支持移動(dòng)IPv6技術(shù)，搭建基于Linux的移動(dòng)IPv6的實(shí)驗(yàn)網(wǎng)絡(luò)，并測(cè)試移動(dòng)終端在不同的WiFi子網(wǎng)之間移動(dòng)過程中與通信對(duì)端的連接情況。 經(jīng)過測(cè)試表明，該移動(dòng)終端可以在無線條件下通過瀏覽器訪問Internet，支持中文網(wǎng)頁并能通過鼠標(biāo)、鍵盤和觸摸屏進(jìn)行操作。在移動(dòng)性上，移動(dòng)終端在從家鄉(xiāng)網(wǎng)絡(luò)和外地網(wǎng)絡(luò)之間的漫游過程中能夠在一定的切換延遲下保持和通信對(duì)端的連接。
標(biāo)簽： ARMLinux 移動(dòng)終端
上傳時(shí)間： 2013-04-24
上傳用戶：R50974
目前，許多高校在機(jī)房管理上使用了IC 卡，其中少數(shù)機(jī)房是使用接觸式IC卡，眾所周知，接觸式IC 卡在可靠性、易用性、安全性、高抗干擾性和工作距離方面不及非接觸式IC 卡，因此很多接觸式IC 卡基本已被非接觸式IC 卡取代。 經(jīng)過調(diào)研發(fā)現(xiàn)，使用IC 卡的機(jī)房管理系統(tǒng)的基本工作方式是每個(gè)機(jī)房中配置了1個(gè)IC 卡讀寫終端和1 臺(tái)監(jiān)控機(jī)。IC 卡讀卡終端只是一個(gè)普通的讀卡器，只負(fù)責(zé)讀取卡內(nèi)信息，并通過串口等通信方式將IC 卡信息傳輸給監(jiān)控機(jī)，讀卡終端本身沒有信息存儲(chǔ)功能，實(shí)際的計(jì)費(fèi)管理完全是通過監(jiān)控計(jì)算機(jī)控制，監(jiān)控計(jì)算機(jī)向中心服務(wù)器端定時(shí)或?qū)崟r(shí)傳輸刷卡信息。由于整個(gè)系統(tǒng)要占用一臺(tái)微機(jī)，而且中間的信息傳遞、計(jì)費(fèi)環(huán)節(jié)都要由它來完成，不僅浪費(fèi)資源，而且也增加了安全隱患。在這種工作模式下，會(huì)出現(xiàn)一些問題和漏洞： 1) 可靠性不高由于讀卡設(shè)備與監(jiān)控計(jì)算機(jī)之間的信息傳輸只是暫時(shí)保存在監(jiān)控計(jì)算機(jī)中，如果監(jiān)控計(jì)算機(jī)遭到病毒襲擊或者出現(xiàn)硬件故障，將出現(xiàn)無法挽回的后果。而且由于學(xué)生信息都保存在監(jiān)控計(jì)算機(jī)中，因此存在著人為偽造、篡改和徇私舞弊行為的極大可能。 2) IC卡的特點(diǎn)未完全體現(xiàn)IC卡除了能標(biāo)識(shí)身份外，還有電子錢包功能，能對(duì)其進(jìn)行充值和扣款，但是上述方法基本上IC卡只用做標(biāo)識(shí)身份，實(shí)際的每次扣款，都是由監(jiān)控計(jì)算機(jī)和中心服務(wù)器來完成，基本與讀卡設(shè)備無關(guān)。 3) 不方便學(xué)生上機(jī)和收費(fèi)管理學(xué)生每次上機(jī)刷卡，都要由監(jiān)控計(jì)算機(jī)連接中心服務(wù)器端，由中心服務(wù)器端讀出學(xué)生信息，進(jìn)行核對(duì)，而且對(duì)學(xué)生的扣款需要額外的計(jì)算機(jī)軟件來進(jìn)行計(jì)時(shí)和計(jì)費(fèi)處理，顯得比較繁瑣。 鑒于以上問題，為提高機(jī)房管理效率，降低工作強(qiáng)度，并及時(shí)處理機(jī)房發(fā)生的故障，采用機(jī)房計(jì)費(fèi)管理系統(tǒng)勢(shì)在必行。如果能在讀卡終端設(shè)備中完成計(jì)費(fèi)的大部分功能，并且增加存儲(chǔ)功能，這樣就可以減少監(jiān)控計(jì)算機(jī)的負(fù)擔(dān)，甚至讀卡終端設(shè)備可以直接與中心服務(wù)器通信，不僅能增加系統(tǒng)的可靠性和安全性而且還充分利用了IC 卡的功能，還降低了財(cái)務(wù)統(tǒng)計(jì)和計(jì)算帶來的麻煩。 目前已經(jīng)應(yīng)用于機(jī)房管理的解決方案主要有3種方式，即:軟硬件結(jié)合控制方式、帳號(hào)方式和門禁方式。鑒于設(shè)計(jì)要求，并且考慮到安全、可靠、簡單等因素，如果在軟硬件結(jié)合控制方式中，把更多的任務(wù)交由讀卡終端，比如由讀卡終端來存儲(chǔ)數(shù)據(jù)、計(jì)費(fèi)管理，同時(shí)如果讀卡終端能實(shí)現(xiàn)TCP/IP 通信，那么監(jiān)控計(jì)算機(jī)的任務(wù)就大大降低，甚至可以由讀卡終端直接與中心服務(wù)器通信。就減少了一些不必要的麻煩和安全風(fēng)險(xiǎn)。本論文的設(shè)計(jì)就是基于這一點(diǎn)來進(jìn)行的。 本系統(tǒng)要求數(shù)據(jù)傳輸穩(wěn)定可靠，實(shí)時(shí)性要好，另外考慮到性價(jià)比等因素，綜合考慮選擇將μC/OS-II 操作系統(tǒng)移植到ARM7 上作為開發(fā)平臺(tái)。在此平臺(tái)基礎(chǔ)上，考慮到TCP/IP協(xié)議棧的實(shí)現(xiàn)與要采用的硬件的性能以及實(shí)現(xiàn)的成本有關(guān)。從解決這一技術(shù)問題出發(fā)，結(jié)合本論文研究的應(yīng)用對(duì)象，決定使用嵌入式操作系統(tǒng)，此種方案可以描述為嵌入式TCP/IP協(xié)議棧＋嵌入式操作系統(tǒng)＋微控制器。 本文介紹了一種基于ARM7的IC 卡機(jī)房管理終端的設(shè)計(jì)方案。該系統(tǒng)在ARM7的基礎(chǔ)上實(shí)現(xiàn)了μC/OS-Ⅱ操作系統(tǒng)的移植和TCP/IP協(xié)議棧的嵌入，能夠正確讀寫IC 卡信息，增加了SD 卡存儲(chǔ)功能，完成計(jì)費(fèi)操作，實(shí)現(xiàn)液晶顯示功能，能夠通過以太網(wǎng)或串口直接與服務(wù)器通信。 本文詳細(xì)介紹了整個(gè)機(jī)房管理系統(tǒng)終端的硬軟件設(shè)計(jì)，給出了嵌入式操作系統(tǒng)μC/OS-Ⅱ在ARM7 處理器上的詳細(xì)移植過程，介紹了一種TCP/IP協(xié)議棧和基于套接字的編程方法，同時(shí)也提供了一種多卡操作的防沖突機(jī)制。 同目前大多數(shù)機(jī)房管理系統(tǒng)相比，該系統(tǒng)有如下特點(diǎn)： 1) 由于使用了嵌入式操作系統(tǒng)μC/OS-Ⅱ，提高了系統(tǒng)的實(shí)時(shí)性和反應(yīng)時(shí)間，任務(wù)管理和調(diào)度更加方便有效。 2) 由讀卡終端來進(jìn)行計(jì)費(fèi)操作，降低了服務(wù)器端的工作壓力，同時(shí)降低了安全風(fēng)險(xiǎn)。 3) 增加了數(shù)據(jù)存儲(chǔ)功能，提高了系統(tǒng)的可靠性，有利于數(shù)據(jù)的查詢和故障的恢復(fù)。 4) 增加了對(duì)無效卡、注銷卡和欠費(fèi)卡的判斷與處理，對(duì)惡意操作或者有意或者無意的逃費(fèi)操作采取了積極有效的措施。 5) 以太網(wǎng)通信克服了以往串口通信的傳輸距離短、傳輸速率慢等缺點(diǎn)，使得通信更加方便、高效，并且可以進(jìn)行遠(yuǎn)距離傳輸和控制。
標(biāo)簽： ARM IC卡 機(jī)房管理 終端設(shè)計(jì)
上傳時(shí)間： 2013-07-09
上傳用戶：淺言微笑
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
