Keil 8.08 +Proteus 7.1SP2 加聯調補丁，沒有單片機開發板的XDJM可以用用，練練手
標簽： Proteus Keil 8.08 7.1
上傳時間： 2013-08-27
上傳用戶：ddddddd
控制面板程序設計－在控制面板上加一個測試組件
標簽： 控制 面板 程序設計 測試
上傳時間： 2013-09-03
上傳用戶：cuibaigao
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。\r\n
標簽： VHDL 寄存器 數控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標簽： ALtera 8031 FPGA
上傳時間： 2013-09-06
上傳用戶：txfyddz
使用8031單片機加載FPGA的源代碼,為FPGA的加載提供了另一種方便的方法.
標簽： FPGA 8031 單片機 源代碼
上傳用戶：瓦力瓦力hong
使用8051單片機實現FPGA的加載(電路圖及代碼)~
標簽： 8051 FPGA 單片機 代碼
上傳用戶：ywcftc277
利用電容加載傳輸線縮短理論，重新設計腔體濾波器的內部結構，利用T型梳狀結構實現加載電容，減小腔體尺寸。仿真設計并實際加工出一個中心頻率為2.4GHz的帶通濾波器。在保持普通腔體濾波器高功率容量、小差損、高帶外抑制等優點的基礎上有效減小濾波器體積，從而有利于其小型化應用。
標簽： 電容 濾波器設計
上傳時間： 2013-12-02
上傳用戶：源弋弋
破解加漢法
標簽： Multisim 12.0 破解 漢
上傳時間： 2013-10-23
上傳用戶：jiahao131
浮點運算器的核心運算部件是浮點加法器，它是實現浮點指令各種運算的基礎，其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法，通過VHDL語言在QuartusII中進行設計和驗證，此加法器通過狀態機控制運算，有效地降低了功耗，提高了速度，改善了性能。
標簽： FPU 加法器
上傳時間： 2014-01-19
上傳用戶：xauthu
為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。
標簽： 進位 加法器 硬件 電路實現
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
蟲蟲下載站版權所有 京ICP備2021023401號-1
