Keil 8.08 +Proteus 7.1SP2 加聯(lián)調(diào)補(bǔ)丁，沒(méi)有單片機(jī)開(kāi)發(fā)板的XDJM可以用用，練練手
標(biāo)簽： Proteus Keil 8.08 7.1
上傳時(shí)間： 2013-08-27
上傳用戶(hù)：ddddddd
控制面板程序設(shè)計(jì)－在控制面板上加一個(gè)測(cè)試組件
標(biāo)簽： 控制 面板 程序設(shè)計(jì) 測(cè)試
上傳時(shí)間： 2013-09-03
上傳用戶(hù)：cuibaigao
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶(hù)：a471778
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標(biāo)簽： ALtera 8031 FPGA
上傳時(shí)間： 2013-09-06
上傳用戶(hù)：txfyddz
使用8031單片機(jī)加載FPGA的源代碼,為FPGA的加載提供了另一種方便的方法.
標(biāo)簽： FPGA 8031 單片機(jī) 源代碼
上傳用戶(hù)：瓦力瓦力hong
使用8051單片機(jī)實(shí)現(xiàn)FPGA的加載(電路圖及代碼)~
標(biāo)簽： 8051 FPGA 單片機(jī) 代碼
上傳用戶(hù)：ywcftc277
利用電容加載傳輸線縮短理論，重新設(shè)計(jì)腔體濾波器的內(nèi)部結(jié)構(gòu)，利用T型梳狀結(jié)構(gòu)實(shí)現(xiàn)加載電容，減小腔體尺寸。仿真設(shè)計(jì)并實(shí)際加工出一個(gè)中心頻率為2.4GHz的帶通濾波器。在保持普通腔體濾波器高功率容量、小差損、高帶外抑制等優(yōu)點(diǎn)的基礎(chǔ)上有效減小濾波器體積，從而有利于其小型化應(yīng)用。
標(biāo)簽： 電容 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-12-02
上傳用戶(hù)：源弋弋
破解加漢法
標(biāo)簽： Multisim 12.0 破解 漢
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：jiahao131
浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器，它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ)，其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)方法，通過(guò)VHDL語(yǔ)言在QuartusII中進(jìn)行設(shè)計(jì)和驗(yàn)證，此加法器通過(guò)狀態(tài)機(jī)控制運(yùn)算，有效地降低了功耗，提高了速度，改善了性能。
標(biāo)簽： FPU 加法器
上傳時(shí)間： 2014-01-19
上傳用戶(hù)：xauthu
為了縮短加法電路運(yùn)行時(shí)間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為零的運(yùn)算結(jié)果，節(jié)省了進(jìn)位選擇等待的時(shí)間，最后利用XILINX進(jìn)行時(shí)序仿真，在FPGA上進(jìn)行驗(yàn)證，可穩(wěn)定運(yùn)行在高達(dá)50兆的頻率，理論分析與計(jì)算機(jī)仿真表明該算法切實(shí)可行、有效并且易于實(shí)現(xiàn)。
標(biāo)簽： 進(jìn)位 加法器 硬件 電路實(shí)現(xiàn)
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：jshailingzzh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<option id="6uc0c"></option>
